修士論文要旨 (2014 年度)
アナログとディジタル機能が混載した フィードバックループの
設計およびシミュレーション手法に関する研究
A study of the circuit-design and simulation method for circuits with the mixed analog and digital feedback loop
電気電子情報通信工学専攻 渡辺 啓 Kei Watanabe
1 はじめに
近年，アナログ及びアナデジ混在 IC における多品種 化や回路の複雑化，大規模化が進んできた. そこで, ア プリケーション回路まで含めた早い段階での検証や実機 測定との良い相関が期待できる高い計算精度（高精度）
のシミュレータに対する要求が高まってきた．さらに，
回路検証の所要時間が, 検証の品質や開発コスト，納期 に大きな影響をもたらすようになってきており，高速・
高精度なシミュレーションが求められてきている.
その中でも電源回路が代表的な回路として挙げられ る．DC-DC コンバータのような電源供給システムは, エネルギーを効率的にかつ安定な形で負荷に供給する 役目をもち, DC-DC コンバータの安定性などを設計時 から高速かつ高精度にシミュレーションすることがシス テムの構築上必須になる． しかし, 現時点では上述の 特性を正確かつ高速にシミュレーションする手法は確立 されておらず, 電源回路設計にはシミュレーションツー ルが存在しないと言っても過言ではない.
そこで本研究では, 電源回路設計の設計効率向上を目 的とし, 電源回路設計に適したシミュレーション手法を 提案する.
2 モデリング手法
2.1 電源 IC モデリングの現状と問題点
DC-DC コンバータのような電源 IC を設計する際に
は一般に SPICE 等のアナログ回路シミュレータを用い
る．これは,SPICE に半導体素子のデバイスモデルや複 雑な計算アルゴリズムが内蔵されているため, 正確なシ ミュレーションができると信じられているからである.
しかし，DC-DC コンバータの設計において SPICE では「過渡解析に時間がかかる」， 「通常の AC 解析が行 えない」という問題が生じる．過渡解析の問題について は DC-DC コンバータの動作に原因がある．SPICE は クロックのような急峻な信号が発生したとき，その急
峻な変化に対応すべく図 1 に示すようにタイムステッ プを縮め，解析ポイントを増やす方法をとる (可変タイ ムステップ方式)．そのため, アナログ機能とディジタル 機能が混在し, スイッチング動作する DC-DC コンバー タにおいては，解析ポイントが膨大に増え, 過渡解析に 時間がかかってしまう．一方，SPICE を用いて AC 解 析を行う際，半導体やスイッチなどの非線形デバイス を動作点で線形化し，その後，行列計算を行い信号の 振幅と位相を求める．そのため, スイッチング動作する
DC-DC コンバータにおいては動作点が一意に定まらず
AC 解析が行えない．
従って，SPICE を用いて DC-DC コンバータを設計 する際は，上記の 2 つの問題点が生じ設計効率が悪化 してしまう．
Analysis Point
図 1: 過渡解析における解析ポイント
以上の問題を解決すべく, 本研究室では, 機能シミュ レータを用いた新たなシミュレーション手法 NSTVR[1]
を提案してきた. 機能シミュレータの固定タイムステッ プ方式によって高速化を実現し, 回路設計技術の知見か ら抽出した回路の非線形要素や, 寄生素子の影響を考慮 するモデル化手法により高精度化を実現した.
し か し,NSTVR は 回 路 設 計 に は 適 し て い な かっ た.SPICE のような詳細な半導体素子のデバイスモデ ルを使用できないためである. アナログ回路設計者 は,SPICE でシミュレーション可能な, スパイクやリンギ ング, 信号歪, クリッピング, 素子ばらつき, 温度特性, 寄 生素子の影響などの異常現象をシミュレーションできな ければ, 回路設計を行えないのである. そのため,NSTVR は実際の回路シミュレーションができず, アナログ回路 設計において不向きなツールであった.
1
2.2 新たなシミュレーション手法の提案
前述したように, 異常現象を危惧するアナログ回路設 計者にとって, 正確な回路シミュレーションは不可欠で ある．そのため,SPICE のデバイスモデル (Tr モデル) と Verilog-A による機能記述モデルの併用シミュレーショ ンを提案する. 本研究では,Spectre 上でモデリングを 行う．Verilog-A は規格が標準化されているハードウェ ア記述言語である [2][3]．そのため，異なる回路シミュ レータ環境に依存することがなく，様々なシミュレータ で使用することができる．Verilog-A でモデリングする ことで以下の利点が生まれる．
À回路ブロック (Tr モデル) と機能ブロック (Verilog- A) を共存させてのシミュレーションが可能となる．
Verilog-A は, アナログ回路の特性を記述する連続ベー スと, スイッチングなどの動作を記述するイベントベー スの２つの方式を持ち,Tr モデルと Verilog-A を併用し てシミュレーションすることが可能である．Tr モデル との併用シミュレーションにより, 高速かつ高精度な環 境で, 異常現象などの実回路シミュレーションを行うこ ができる.
Á利 用 範 囲 を 拡 大 で き る ．NSTVR は MAT- LAB/Simulink でしかシミュレーションできなかった のに対して,Verilog-A では, 様々なシミュレータでの使 用が可能である．
Â周期定常解析などを行える．Spectre にモデリン グを適用することで，Spectre の PSS(周期定常) 解析，
PSTB(周期定常状態小信号) 解析 [4] を使用できる． PSS 解析では過渡解析を行い，周期定常状態を解析する．こ の結果を元に PSTB 解析を行う．これにより,NSTVR よりも高速で周波数特性解析が可能となる．
3 Verilog-A を用いた CCM/DCM 統一モ デル化手法
本研究では, 電流制御方式降圧型および昇圧型 DC-DC コンバータの CCM(電流連続モード)/DCM(電流不連続 モード) 全領域における統一シミュレーションモデルの モデル化手法を提案する.
図 2 の電流制御方式昇圧型 DC-DC コンバータは大 きく分け，インダクタにエネルギーを蓄積し入力電源に 重畳させ一定電圧を得る「出力部」，インダクタ電流を 検出する「電流検出部」，出力電圧と基準電圧との誤差 を増幅する「誤差増幅器」，電流帰還信号と電圧帰還信 号から PWM 制御を行う「制御部」の４つのブロック から構成される．なお，スロープ補償は電流検出部に，
PWM コンパレータは制御部に含めて考え, クロック生 成回路 OSC， 参照電圧 V ref は理想とする．図 2 に示 すように，各ブロックのモデリングの方針を以下に述 べる．
S ᓮ࿁〝
R Q OSC
Vcc
L R
LVout
C Rout Rc Mnm
㔚ᵹᬌㇱ
lx
⺋ᏅჇེ
+
- Rf1
Rf2 Cerr Rerr
Vref 㔚ᵹᬌ
ࠬࡠࡊఘ +
+
+ PWM -
ࠦࡦࡄ࠲
ᓮㇱ
ജㇱ
図 2: 電流制御方式昇圧型 DC-DC コンバータの回路図 3.1 出力部
出力部は状態方程式を用いてモデリングする． そし て, さらに精度を高めるためダイオードやパワー MOS トランジスタの電圧降下などの非線形要素や，LC の寄 生素子の影響を考慮する．状態ベクトル x は積分形式 で表現されるパラメータを考えるため, 出力コンデンサ C の両端に加わる電圧 v c とインダクタに流れる電流 i L
を状態ベクトルとする．出力ベクトルは出力電圧 v out とインダクタ電流 i L とする．入力ベクトルは出力部に 入力される電圧 v in と MOS トランジスタの ON/OFF を制御する信号 u 2 ，ダイオードの逆方向電流を阻止す る制御信号 u 3 とする.
すなわち，電流制御方式で電流源負荷を考えた場合, 入力ベクトル u ，状態ベクトル x ，出力ベクトル y は
u =
v in (t)
u 2 (t) u 3 (t)
， x =
"
v c (t) i L (t)
#
， y =
"
v out (t) i L (t)
# (1)
となる．これらを用いてキルヒホッフの電流則，電圧則 に基づき状態方程式及び出力方程式を導出し以下のよ うな形で表現する．
( x ˙ = Ax + Bu
y = Cx + Du (2)
なお，非線形要素に関しては，別途パラメータなどを 用意し加減算や帰還によりモデル化することを方針と する．
3.2 電流検出部
電流検出部は基本的に四則演算を用いた数式によるモ デリングを行う．このブロックは，出力部のインダクタ L に流れる電流を検出し電圧に変換して出力する．変換 利得の計算は実際の回路構成に基づき回路方程式を解 く形とする．
2
3.2.1 スロープ補償
スロープ補償では電流帰還信号に加える傾きを作り 出せればよい．一般的な線形のスロープは定数を積分す ることで得られる．そこで，スロープ補償回路は，定数 を積分しその値に回路素子などのパラメータから導出 した利得を掛け合わせるという形をベースとしてモデ リングを行う．
3.3 誤差増幅器
誤差増幅器は，純粋なアナログ回路であるので，基本 的には伝達関数を用いたモデリングを行う．モデリング 方針としては，重ね合わせの理を用いてアンプの入力端 子間電圧 v 1 を求める．DC-DC コンバータの出力電圧 v out ，誤差増幅器の出力 v c ，参照電圧 V ref を用いる と，アンプの入力端子間電圧 v 1 は
v 1 (s) = H o (s)v out (s) + H c (s)v c (s) − V ref (s) (3)
で表される．H o (s) は v out から v 1 への，H c (s) は v c から v 1 への伝達関数である．式を導出した後は，式を 展開することで v c を求めるのではなく，式 (3) の形の ままブロック図へ変換する．
3.4 制御部
制御部ではディジタルブロックを回路構成と同様に配 置することでモデリングする．コンパレータは，電流 帰還信号 v i と電圧帰還信号 v c の差を比較し，出力さ せる．
この信号を SR-FF の R 端子に入力する．S 端子には クロック信号 OSC を入力する．SR-FF の出力は PWM 変調された 0/1 の信号であるため，この信号に電源電 圧 V dd を掛け，0 と V dd のパルスに変換し出力フィル タの入力とする．
4 シミュレーション結果
電流制御方式昇圧型 DC-DC コンバータの過渡解析 と周波数特性解析について, それぞれ CCM と DCM 動 作時でのシミュレーション結果を図 3〜図 10 に示す．
シミュレーション条件は全て Vin=2.5V，Vout=5.0V，
Iout=100mA(CCM)，10mA(DCM),fs=1MHz である.
各特性は SPICE でのシミュレーション結果と比較を行
い，シミュレーション時間の比較も行った．CCM 動作 領域でのシミュレーション時間比較を表 1 に示し,DCM 動作領域でのシミュレーション時間比較を表 2 に示す.
!
"#
$%
図 3: 昇圧型 CCM の過渡解析結果（全て Verilog-A）
!
"#$%&
' (()
*(
+,
-%%.
図 4: 昇圧型 CCM の周波数特性（全て Verilog-A）
!!"#$"
%
図 5: 昇圧型 CCM の過渡解析結果 (誤差増幅器, 比較器が Verilog-A)
!
"#$%&
'
( )
(*+,*+ -
図 6: 降圧型の周波数特性 (誤差増幅器, 比較器が Verilog-A)
3
!
"
#
$$#%&'%
!
図 7: 昇圧型 DCM の過渡解析結果 (誤差増幅器, 比較器が Verilog-A)
!
"#$%&
'
(%)
*
+
, '
,-./-.
*
図 8: 昇圧型 DCM の周波数特性 (誤差増幅器, 比較器が Verilog-A)
!
"
#
$$
#%&'% ()*+,
$ -
&
*.
!
図 9: 昇圧型 DCM の過渡解析結果
(誤差増幅器, 比較器, 電流帰還部, 出力部が Verilog-A)
!
"#$%&'(%)*
+
, '
,-./-.
%0123
4
5
16*
