バイポーラモード静電誘導トランジスタに関する研 究
著者 金 昌佑
雑誌名 静岡大学大学院電子科学研究科研究報告
巻 14
ページ 193‑195
発行年 1993‑03‑25
出版者 静岡大学大学院電子科学研究科
URL http://hdl.handle.net/10297/1728
氏名。(本籍) 金 昌 佑
(韓
国)学 位 の種 類 博 士 (工 学)
学 位 記 番 号 工博甲第 71 号 難 授与の日付 平 成
4年 3月 25日
難 授与の要件 学位規則第4条
第1項
該当研究警表の名称 電子科学研究科 電子応用工学専攻
学位論文題ロ バイポーラモー ド静電誘導 トランジスタに関する研究
論文審査委員
(委
員長)教 授 池 田 弘 明
教 授 福 家 俊 郎 教 授 安 藤 隆 男
教 授 助 川 徳 三
´
助毅 浅 井 秀 樹
助毅 田 中
昭
論 文 内 容 の 要 旨
近年
:パ
ワースイッチングデバイスとして注目されているバイポーラモー ド静電誘導 トランジスタ (BSIT)は非常に低いチャネル不純物濃度にもかかわらず高電流密度,高
電流利得,高
耐圧,低
オン抵抗
,低
飽和電圧等の電気的特性を有 している貴重なデバイスである。 しか しながら, このBSITの 動作原理及びデバイス特性に関 してはまだ明確に解析されていない。本研究は
,BSITの
試作及びデバイスシミュレーションを行い,得
られた結果 に基づいて動作原理 や素子特性について解明 し,BSITの
最適設計に関する知見を得ることを目的とする。まず
,厚
い高抵抗層を必要とするBSITの 試作をyO‐yo溶質供給法と格子補償効果に基づいた逆 エ ピタキシー技術,及
び熱拡散法を用いて行 った。逆エピタキシー技術とは真性に近い高抵抗 シリコン 基板上に高不純物濃度の層を成長させる技術のことでこの技術を用いたプロセスによれば,高
抵抗基 板部分を利用することにより,任
意の厚さのほぼ真性に近い高純度 シリコン層をデバイスの活性領域 として用いることが可能となる。さらに,結
晶成長時に原子半径がシリコンよりも大きな不純物と小 さな不純物 とを同時に添加 して高不純物濃度の層 と高純度層との接合界面で発生する格子定数のくい 違いによる応力や歪を緩和する方法である完全結晶素子技術を導入することによって,ウェファの湾 曲や ミスフィット転位の発生が抑えられる。次に
,試
作 したBSITに対 して2次元数値 シミュレーションを行 った。一般にデバイスシミュレー ションとは半導体内部の電気伝導現象に関する基本方程式とそこに適用される物理モデル式とを組み 合わせたものを離散化・ 線形化 し,大
型行列・ ベクトル方程式の形に変換 して解 き,デ
バイスに関する様々な情報を得る技術のことである。本研究では半導体の基本方程式の離散化・ 線形化に差分法と Newton法を採用 した。また
,大
型行列方程式を解 くためにコンピュータのメモリ量を減 らす ことが 可能な解法であるプロックニ重対角行列式解法を用いたSLOR法
を採用 し計算を行なった。さらに
,数
値 シミュレーションか ら得 られた結果と測定結果とを比較 してシミュレーションの妥当 性を立証 した。さらにまた,得
られた結果を検討 してBSIT内部の物理的現象を把握 し,電
流輸送 メ カニズム等の動作原理及び電気的特性について詳細に解析 した結果,以
下のことが明 らかになってい る。1)BSITに
おける真性ゲー ト電位,即
ち電位障壁高は外部バイアス条件によって決まるチャネルの 物理的な状態に従 って異なる変化形態を示 し,全
体的に外部バイアス電圧に対 して非線形的な変化を 示す。また,この非線形的な変化は真性ゲー トとソースとが容量的に接続されたり,あ
るいは抵抗的 に接続 されたりすることに起因するものとして説明できる。2)伝
導電流は外部バイアス雷圧よりも電位障壁高に対 して指数関数的に変化 し,電
位障壁高によっ て支配 される熱電子放出理論に従 って流れる。｀
3)高
電流状態での伝導電流の飽和現象は,
ドレイン・ ソース間雷Fの
増加に対 して真性ゲー ト付近 の電位分布が変化 しないこと(電位障壁高の無変化及び ドレインコンダクタンスの減少の原因)に
起 因するものである。4)低
いオン抵抗特性は,ゲ
ー トか らの高水準注入によって生 じる導電率変調に起因けるものであり,そのオン抵抗はチャネルの不純物濃度 とは関係なく
,ゲ
ー トパイアス電圧によって制御される。5)低
い電流飽和電圧特性は,極
めて低い ドレイン・ ソース間電圧で ドレイン近傍のチャネルに中性 条件の性質を失 った高電界領域が出現することに起因する。6)ソ
ースクラウディング現象は,順
方向ゲー トバイアス電圧の増加による真性ゲー ト電位の分布形 状の変化に起因するものであるが,デ
バイス特性には大きな影響を与えない。以上のことはBSITの設計の時
,あ
るいは新構造の BSITの1開発の時には大変参考 になると考え ら れる。本論文では
,そ
の一例 としてBSITでの電流ハ ンドリング能力を高める三つの方法を提案 した。高 い電流ハ ンドリング能力は大電流のパヮー応用に対 しては必要不可欠なものであり,特
に多チャネル 化されているパワーデバイスの場合には同一なチップサイズにおいてなるべ くパワー能力を高 くする 方法が強 く要求される。そこで本研究において提案 した二つの方法は伝導電流の増加とゲー ト電流の 減少を図るもので,1)従
来のBSITの チャネルの ドレイン側に中間層を作る方法,2)チ
ャネルのソース側に中間層を作 る方法,3)ゲ
ー トの不純物濃度プロファイルを最適化する方法等である。そ して
,本
提案の構造を用いたBSITと 従来構造の BSITに 対 して2次元数値 シミュレーションを 行い,電
気的特性を比較 した。その結果,提
案 した方法によってBSITでの電流ハ ンドリング能力を 大きく向上させることができることが確かめられた。論 文 審 査 結 果 の 要 旨
近年
,高
速のパワーデバイスならびに低いオン抵抗,お
よび高いオフ・ インピーダンスをもち,か
つ高速切換のできるスイッチ素子が要求されている。がイポーラモー ド静電誘導 トランジスタ(以下 BSITと略称する)は
高電流密度,高
電流利得,高
耐圧,低
オン抵抗,低
飽和電圧および高速動作等,優れた電気的性能が期待できるため
,パ
ヮーデバイスおよびスイッチ素子 として注目を集めている。しか しながら
,BSITは
他の半導体デバイスに比べて,そ
れ程研究がなされてお らず,そ
の性能の 詳細については不明な点が多 く,最
適設計法も確立されていない。本研究はBSITの 試作およびデバ イスシミュレーションをおこない, BSITの動作特性を明確にするとともに,得
られた結果を考察す ることによって,BSITの
最適設計に関する知見を得ることを目的としてなされた。本論文は6章からなっている。第 1章 ではBSITの歴史的背景
,本
研究の目的,な
らびに本論文の 構成について述べている。第2章には液相成長法による逆エピタキシーと
,格
子補償効果を併用 した新技術によるBSITの試 作 と,得
られたBSITの 電気的特性について記述されている。第3章ではデバイスシミュレーションの重要な数値計算の手法について述べている。本研究では半 導体の基本方程式の離散化・ 線形化に差分法とNewton法を採用 した。また, 5重対角係数行列を持 つ大型行列方程式を解 くために
,SLOR法
を採用 した。第4章では試作 したBSITの 電気的特性 とシミュレーションとの比較をおこない
,両
者の間で良好 な一致を得ている。さらに,外
部バイアス電圧に対する真性ゲー ト電位の変化や,そ
れに対応する伝 導電流の変化等について解析 し,BSITの
動作原理,伝
導電流の飽和 と非飽和現象を明 らかにした。このように,これまで不明確であったBSITの典型的特性である低オ ン抵抗特性
,低
飽和電圧特性,ソースクラウディング現象等のメカニズムが本 シミュレーションによって
,は
じめて解明された。第5章では
,BSITを
パヮーデバイスとして応用する際に重要な高電流ハンドリング能力を実現す るための方法 として,チ
ャネルに中間水準 ドープ層を設ける方法とゲー ト領域の不純物濃度プロファ イルを最適化 して少数キャリアの注入効果を高める方法とを提案 し, シミュレーションでその有効性 を実証 している。第6章では本研究の結論を述べている。
以上を要約すると
