A Bit flipping Reduction Method for Pseudo-random Patterns Using Don’t Care Identification on BAST Architecture

1

BASTアーキテクチャにおけるランダ

ムパターンレジスタント故障ドントケア

抽出を用いた擬似ランダムパターンの

ビット反転数削減法に関する研究

2

概要

背景

BAST アーキテクチャ

目的と提案手法

ハンガリアンアルゴリズム

ランダムパターンレジスタント故障検出用ドントケ

ア抽出法

実験結果

まとめ

3

背景

LSIの回路規模が増大

検出しなくてはならない故障数も増大

ゲート数･内部信号線数の増大

テストパターンの自動化を用いてテストパターン

生成

故障検出効率が約100％

テストパターン数が増大

4

テストデータ圧縮技術

EDT(Embedded Deterministic)

XD-BIST(X-Tolerant Deterministic BIST)

Refs.[2,3,14]

BAST(BIST Aided-Scan)

BAST(BIST Aided-Scan Test)

[2] J. Rajski etal, A. Hertwig, N. Tamarapalli, G. Mrugalski, G. Eide, and J. Qian, “Embedded Deterministic Test for Low Test Manufacturing Test,” in Proc. ITC, pp. 301-310, 2002.

[3] P. Wohl, etal, "X-tolerant compression and application of Scan-ATPG Patterns in a BIST Architecture,” in Proc. ITC, pp. 727-736, 2003.

[14] T. Hiraide, etal, "BIST-aided Scan Test-A New Method for Test Cost Reduction,” in Proc. VTS, pp. 359-364, 2003.

55

BAST アーキテクチャ

P

R

P

G

反転ブ

ロ

ッ

ク

X

- マ

ス

ク

ブ

ロ

ッ

ク

M

I

S

R

デコーダブロック

Scan chain address

決定的パターン X 0 X X X X X X X X X 0 X 0 X X 1 X X X X X X 1 0 1 1 0 BAST code 1: 11 00 2: 00 3: 00 4: 00 5: 01 10 00 6 :00 ATEの中に各擬似 ランダムパターンの ビット反転とビットマ スキング位置を記 憶するコード 11 00 1 1 set Reset 0 1 1 1 1 1 1 1 1 00 0 1 1 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 00 01 10 11 0 1 1 0

6

BAST パターン

1

1

0

0

1

1

X

1

X

X

0

0

X

0

1

0

care bits don’t-care bits

BAST コード=ビット反転情報 + スキャンシフト情報

(反転数∝ BASTコード量)

ＢＡＳＴパターン

ＢＡＳＴ パターン

BAST

提案手法

提案手法

ランダムパターンレジスタント故障検出用

のドントケア抽出法

(ドントケア数を増やす)

マッピング法

(厳密化を求めるハンガリアンアルゴリズム)

＋

反転数を削減する

テストデータ量とテスト実行時間を削減する

高い故障検出率を維持する

9 0 50 100 150 200 250 300 1 121 241 361 481 601 721 0 20 40 60 80 100 120 系列2 系列1 bit-flips X rate 回路全体のビット反転数を支配する ドントケア占有率が低い ハンガリアンマッピングアルゴリズムの結果

各決定的パターン中のドントケア率

10 0 50 100 150 200 250 300 1 121 241 361 481 601 721 0 20 40 60 80 100 120 系列2 系列1 bit-flips X rate ハンガリアンマッピングアルゴリズムの結果 各決定的パターンにおける検出対象故障数を均一化する 不必要の信号線の値をドントケアにする ビット反転数を減らすことができる？ bit-flips X rate

各決定的パターン中のドントケア率

11

提案手法

T1:

T2:

T3:

T4:

X

1

1

1

0

1

1

1

1

0

0

X

1

0

X

1

1

0

1

X

X

1

0

0

F1:

F2:

F3:

F4:

f1

f2

f3

f4

f2

f6

f4

f5

f7

f8

f7

f7

12

提案手法

13 F1:f1 f2 f7 F2:f2 f6 f8 F3:f3 f4 f7 F4:f4 f5 f7 f1 f6 f8 f3 f5 ランダムパターンにより 検出できる故障？ 決定的パターンにより 検出できる故障 検出故障リスト N: 検出回数 N>=2 f2 f7 f4 ランダムパターンレジスタント故障: テストパターン集合Tにおいて，検出回数がN回以下の故障 定義

ランダムパターンレジスタント故障

14 N: Number of detections 検出故障数が少ないため，ドントケアビット数が増えるNが小さい時

提案手法

f1 f2 f6 f7 f8 f3 f4 f5 T1:111000 T2:111111 T3:100110 T4:010110 T1: 1 00 T2: 11111 T3:100110 T4:01 110 f1 f2 f6 f7 f8 f3 f4 f5

ドントケア抽出

F1: f1 f2 f7 F2: f2 f6 f8 F3: f3 f4 f7 F4: f4 f5 f7 T1:X1XX00 T2:X11111 T3:100110 T4:01X110 T1:X1XX T2:X11111 T3: 1 T4:01X110 f1 f2 f6 f8f5 X X X

ランダムパターンレジスタント故障

検出ドントケア抽出

ランダムパターンレジスタント故障検出用のドントケア抽出法: ランダムパターンレジスタント故障のみの検出を保証する 定義 テストパターン中のドントケア数を増やす ビット反転数の削減

ランダムパターンレジスタント故障

検出ドントケア抽出法

最適パラメータN

19 STEP.0 決定的パターン集合TDにランダムパターンレジスタント 故障ドントケア抽出を行い，決定的パターン集合TD’を生成する

T1:

T2:

T3:

T4:

1

0

0

1

1

1

0

0

0

1

1

1

0

1

1

0

1

1

0

1

0

1

0

0

T1:

T2:

T3:

T4:

X

0

X

X

X

0

0

X

X

X

1

X

1

X

X

X

1

X

X

X

0

X

X

0

20

STEP.1 TB’を生成する

TR1:

TR2:

TR3:

TR4:

1

1

0

1

0

0

1

1

0

0

0

1

1

1

1

0

1

0

0

1

1

0

0

1

T1:

T2:

T3:

T4:

X

0

X

X

X

0

0

X

X

X

1

X

1

X

X

X

1

X

X

X

0

X

X

0

f1 f2

f6 f8

f3

f5

TR1:

TR2:

TR3:

TR4:

1

1

0

1

0

0

0

1

0

0

0

1

1

1

1

0

1

0

0

1

1

0

0 0

21

STEP.2 未検出故障集合UFを生成する

f1

f3

f4

f2

f6

f5

f8

f7

f1 f2

f6 f8

f3

f5

f4

f7

－

22

STEP 3. 未検出故障集合UFに対し，決定的

パターン集合TUを生成する

TU1:

TU2:

X

1

1

0

0

1

1

X

1

X 0

X

f4

f7

23

STEP 4. TBを生成する

(TUとTB’を再マッピングする)

TR1:

TR2:

TR3:

TR4:

1

1

0

1

0

0

0

1

0

0

0

1

1

1

1

0

1

0

0

1

1

0

0 0

TU1:

TU2:

X

1

1

0

0

1

1

X

1

X 0

X

TR1:

TR2:

TR3:

TR4:

1

1

0

1

0

0

0

1

1

0

0

1

1

1

1

0

1

0

0

1

1

０

１ 0

24

実験結果

ITC’99 と ISCAS89’s ベンチマーク回路を用

いる

テストパターン生成ツール: TetraMAX

CPU：Pentium 4(3GH

)

_Memory：2GB

開発言語：C言語

各回路のX率

Circuit #Flip Flop #ATPG　patterns all_fault_tp_X_rate(%)

b14 275 793 75.82 b15 485 489 88.26 b20 522 856 77.84 b21 522 894 76.93 s13207 700 276 93.84 s15850 611 130 84.69 s38417 1664 133 83.52 s38584 1464 151 84.81

ビット反転数最小であるパラメータN

ビット反転数削減率: 7％～75％

実験結果（1）:最小ビット反転数である時の最適

なパラメータ N＝１

Cir CPU_Time b14 240.218 b15 285.421 b20 1005.781 b21 1095.875 s1320 7 203.328 s1585 0 40.343 s3841 7 262.14 s3593 2 11.968 s3858 4 240.703 0 200 400 600 800 1000 1200 b14 b20 s13207 s38417 s38584 CPU_Time CPU_Time

実験結果（1）:最小ビット反転数である時の最適

なパラメータ N＝１の時のCPUタイム

0 5000 10000 15000 20000 25000 1 2 3 4 5 s38417 s38417 5 20 テスト実行時間 故障検出回数N N=1,2,3,5,20から最適パラメータN＝１

テスト実行時間最小であるパラメータN

テスト実行時間削減率: 4％～43％

実験結果(2):最小テストアプリケーションタイム

である時の最適なパラメータ N＝１

31

まとめ (2)

テスト実行時間を削減するためのBASTアーキテクチャに

おけるランダムパターンレジスタント故障検出ドントケア抽

出を用いた擬似ランダムパターンのビット反転数削減の

一手法を提案

テスト実行時間削減率

4%~43%

ビット反転数の削減率

7%~75%