第 4 章 Ti/Au 膜厚比の条件出し 53
4.4 基板発泡問題
Ti/Auを厚く積むと膜質が安定し基板の表面粗さが抑えられると考え、Ti/Auの膜厚を厚めにTi/Au = 100/160 nmで基板を製作したことがあった。すると、図4.7に示すように配線部分を避けるように基板に発泡が見られた。
発泡した基板はNb上にTi/Auをスパッタした箇所は発泡せず、それ以外が発泡していることから 産総研で上部配 線と下部配線の間に Plasma CVDでつけた SiO2膜の境界が発砲している可能性が高い。TES 下地の SiNx 膜と SiO2 膜との間の可能性も考えられたが、基板裏面にスパッタした際には発泡が発生しないことからこの可能性は排 除される。発泡の要因として有力なのはTiのスパッタレートが59.5 nm/minとAuと比較して遅く、Tiを積む際 にTES 基板に熱負荷がかかりSiO2 膜の発泡を引き起こした可能性である。実際に Tiをスパッタした後、基板を 取り出して確認したところ発泡が見られたため、Tiによる熱ダメージが発泡の原因であると考えられる。このため、
Ti/Auを薄く積むか基板をなんらかの方法で熱はけを良くするなどして熱ダメージを軽減する必要がある。幸い今回
の設計値はTi/Au = 60/40 nmであるため、基板に目立った発泡は見られなかったがそれでも軽微な発泡が確認で きた（図4.6）。
そのため、裏面にTiをスパッタすることにより基板の熱はけを良くすることを試みた。裏面にTiをスパッタした
後、Ti/Au = 60/40 nmスパッタを行なった。結果を図4.8に示す。発泡が起こらず綺麗に成膜できている。裏面に
Tiを成膜した基板のR–T 測定を行なった結果を図4.10に示す。裏面にTiをスパッタしてない基板（図4.9）に比 べて残留抵抗が数mΩ台まで改善していることがわかる。すなわち、これまでの基板で残留抵抗が数十mΩと高かっ たのは発泡までは至らなかったがTi 成膜時に何らかの力が内部に溜まり残留抵抗が高くなってしまったのではない かと考えられる。これらの結果から今後はスパッタを行う際は一度裏面にTiを成膜してから Ti/Auを成膜すると いう方法をとることにする。*3しかし酸化膜への熱ダメージを考えるとあまり長時間のスパッタは避けたほうが良さそ うである。裏面に Tiをスパッタした状態でどの程度基板に熱耐性があるのかは今後検討の余地がある。なお、裏面 にTiを成膜してもパターニングの際に裏面のTiもエッチングされるためメンブレン形成の際には問題にならない。
*2チタンを溶解すると、科学的に活性になり非常に酸化しやすい。つまり、酸素、窒素、一酸化炭素など諸々の活性ガスを強力に吸着する。
この性質を利用して、チャンバー内の活性ガスを除去することをゲッター効果という。
*3さらに言えば熱伝導度的にはAuを裏面にスパッタした方が熱はけは良くなると思われるが、コストとの兼ね合いは考える必要がある。
図4.6 Ti/Au = 60/40 nmで見られた軽微な発泡。
(a)スパッタした面。 (b) TES周辺部の発泡の様子。
図4.7 発泡した基板。
(a)スパッタした面。 (b)裏面に Tiをスパッタした様子。 (c) 光学顕微鏡で観察した様子。
図4.8 発泡が抑えられた基板。
図4.9 裏面にTiをスパッタしなかった基板のR–T 測定結果、（上）リニアスケール（下）ログスケール。
図4.10 裏面に Tiをスパッタした基板のR–T 測定結果、（上）リニアスケール（下）ログスケール。図4.9に 比べて残留抵抗が数mΩ台まで改善していることがわかる。