制御

タイマカウンタ

A0

は、低消費電力レジスタ

(POFFCR0)

、タイマカウンタ

A0

モードレジスタ

(TA0MOD)

、タイマカウンタ

A0

制御レジスタ

(TA0CR)

と

2

つの

16

ビットタイマ

A0

レジスタ

(TA0DRA/

TA0DRB) で制御されます。

低消費電力レジスタ

0

POFFCR0 7 6 5 4 3 2 1 0

(0x0F74) Bit Symbol - - TC023EN TC001EN - - TCA1EN TCA0EN

Read/Write R/W R/W R/W R/W R/W R/W R/W R/W

リセット後 0 0 0 0 0 0 0 0

TC023EN TC02,03制御 0

1 Disable Enable

TC001EN TC00,01制御 0

1 Disable Enable

TCA1EN TCA1制御 0

1 Disable Enable

TCA0EN TCA0制御 0

1 Disable Enable

Page 147

タイマカウンタ

A0

モードレジスタ

TA0MOD 7 6 5 4 3 2 1 0

(0x0031) Bit Symbol TA0DBE TA0TED TA0MCAP

TA0METT TA0CK TA0M

Read/Write R/W R/W R/W R/W R/W

リセット後 1 0 0 0 0 0 0 0

TA0DBE ダブルバッファ制御 0

1

ダブルバッファ無効 ダブルバッファ有効

TA0TED 外部トリガ入力の選択 0

1

立ち上がりエッジ/ Hレベル 立下りエッジ/ Lレベル

TA0MCAP パルス幅測定モード制御 0

1

両エッジキャプチャ 片エッジキャプチャ

TA0METT 外部トリガタイマモード制御 0

1

トリガスタート トリガスタート&ストップ

TA0CK タイマカウンタ1のソースクロッ

クの選択

NORMAL 1/2, IDLE1/2モード

SLOW1/2, SLEEP1 SYSCR1<DV9CK> モード

="0"

SYSCR1<DV9CK>

="1"

00 fcgck/2¹⁰ fs/2³ fs/2³

01 fcgck/2⁶ fcgck/2⁶

-10 fcgck/2² fcgck/2²

-11 fcgck/2 fcgck/2

-TA0M タイマカウンタ1の動作モードの 選択

000 タイマモード 001 タイマモード

010 イベントカウンタモード

011 PPG出力モード(ソフトウェアスタート)

100 外部トリガタイマモード 101 ウィンドウモード 110 パルス幅測定モード 111 Reserved 注

1) fcgck: ギアクロック [Hz]、fs: 低周波クロック [Hz]

注

2) TA0MOD

は停止状態 (TA0CR<TA0S>="0"時) で設定してください。動作中(TA0CR<TA0S>="1"時)のとき、TA0MODの書 き込みは無効となります。

TMP89CM46

13.2

制御

タイマカウンタ

A0

制御レジスタ

TA0CR 7 6 5 4 3 2 1 0

(0x0032) Bit Symbol TA0OVE TA0TFF TA0NC - - TA0ACAP

TA0MPPG TA0S

Read/Write R/W R/W R/W R R R/W R/W

リセット後 0 1 0 0 0 0 0 0

TA0OVE オーバーフロー割り込み制御 0

1

カウンタオーバーフロー時、INTTCA0割り込み要求を発生させない カウンタオーバーフロー時、INTTCA0割り込み要求を発生させる

TA0TFF タイマF/F制御 0

1 クリア セット

TA0NC ノイズキャンセラサンプリングの間

隔設定

NORMAL 1/2, IDLE1/2モード SLOW1/2, SLEEP1モード 00 ノイズキャンセラなし ノイズキャンセラなし

01 fcgck/2

-10 fcgck/2²

-11 fcgck/2⁸ fs/2

TA0ACAP 自動キャプチャ機能 0

1

自動キャプチャDisable 自動キャプチャEnable

TA0MPPG PPG出力制御 0

1 連続 単発 TA0S タイマカウンタAのスタート制御 0

1

ストップ&カウンタクリア スタート

注

1)

自動キャプチャは、タイマ、イベントカウンタ、外部トリガタイマ、ウィンドウモードでのみ使用可能です。

注

2) TA0TFF、TA0OVE、TA0NC

は、停止状態(TA0S="0")で設定してください。動作中(TA0S="1")に書き込みを行っても設定 値は無効となります。

注

3) STOP

モードを起動するとスタート制御 (TA0S) は自動的に "0" にクリアされ、タイマは停止します。STOPモード解除 後、タイマカウンタを使用する場合は、TA0Sを再設定してください。

注

4) TA0CR

に対してリード命令を実行すると、ビット

3 ~ 2

は"0"が読み出されます。

注

5) SLOW1/2、SLEEP1

モード使用時には、TA0NCを"01"または"10"に設定しないでください。"01"または"10"に設定した場 合、ノイズキャンセラは停止し、タイマへの信号入力は行われません。

Page 149

タイマカウンタ

A0

ステータスレジスタ

TA0SR 7 6 5 4 3 2 1 0

(0x0033) Bit Symbol TA0OVF - - - TA0CPFA TA0CPFB

Read/Write R R R R R R R R

リセット後 0 0 0 0 0 0 0 0

TA0OVF オーバーフローフラグ 0

1

オーバーフローは発生していない

少なくとも1回のオーバーフローが発生した

TA0CPFA キャプチャ完了フラグA

0 キャプチャ動作は行われていない

1 両エッジキャプチャで、パルス幅のキャプチャが少なくとも1回は行 われた

TA0CPFB キャプチャ完了フラグB

0 キャプチャ動作は行われていない

1 片エッジキャプチャの場合、少なくとも1回のキャプチャ動作が行わ れた。

両エッジキャプチャの場合、パルスのデューティ幅のキャプチャが少 なくとも1回は行われた

注

1) TA0OVF

および

TA0CPFA、TA0CPFB

は、TA0SRを読み出した後、自動的に"0"にクリアされます。また

TA0SR

に対す る書き込みは無効となります。

注

2) TA0SR

に対してリード命令を実行すると、ビット

6 ~ 2

は"0"が読み出されます。

TMP89CM46

13.2

制御

タイマカウンタ

A0

レジスタ

AH

TA0DRAH 15 14 13 12 11 10 9 8

(0x002E) Bit Symbol TA0DRAH

Read/Write R/W

リセット後 1 1 1 1 1 1 1 1

タイマカウンタ

A0

レジスタ

AL

TA0DRAL 7 6 5 4 3 2 1 0

(0x002D) Bit Symbol TA0DRAL

Read/Write R/W

リセット後 1 1 1 1 1 1 1 1

タイマカウンタ

A0

レジスタ

BH

TA0DRBH 15 14 13 12 11 10 9 8

(0x0030) Bit Symbol TA0DRBH

Read/Write R/W

リセット後 1 1 1 1 1 1 1 1

タイマカウンタ

A0

レジスタ

BL

TA0DRBL 7 6 5 4 3 2 1 0

(0x002F) Bit Symbol TA0DRBL

Read/Write R/W

リセット後 1 1 1 1 1 1 1 1

注

1) TA0DRAL (TA0DRBL)に対してライト命令を実行した場合、設定値は一時的にテンポラリバッファに格納され、すぐには

有効になりません。その後上位側のレジスタ

TA0DRAH (TA0DRBH)に対してライト命令を実行するとダブルバッファ、

または

TA0DRAL, H

に

16

ビットの設定値が一括して格納されます。従ってタイマカウンタ

A0

レジスタにデータを設定

する場合は、必ず下位、上位の順に書き込みを行ってください。

注

2)

パルス幅測定モードとき、タイマカウンタ

A0

レジスタに書き込みはできません。

Page 151

ドキュメント内 TOSHIBA CORPORATION 2009 All Rights Reserved (ページ 161-166)