(6) SLEEP0 モード
2.4 リセット制御回路
2.4.4 リセット信号発生要因
各要因ごとのリセット信号発生は、下記の通りです。
2.4.4.1
パワーオンリセットパワーオンリセットは電源投入時に発生する内部要因リセットです。
電源投入時、電源電圧がパワーオンリセットの解除電圧以下の間、パワーオンリセット信号が 発生されます。電源電圧が解除電圧を超えるとパワーオンリセット信号が解除されます。
電源遮断時、電源電圧がパワーオンリセットの検出電圧以下になるとパワーオンリセット信号 が発生されます。
詳しくは『パワーオンリセット回路』を参照してください。
2.4.4.2
外部リセット入力(RESET端子入力)外部リセットは、
RESET
端子入力によって発生する外部要因リセットです。P10
ポートは、RESET
端子と兼用になっており、電源投入後はRESET
端子となります。･ 電源投入時
-
電源の立ち上がり時間が早い場合電源立ち上がり時間(t
VDD )が 5 [ms]に対し十分早い場合は、パワーオンリセット
もしくは外部リセット(RESET端子入力)によってリセットを解除することができ ます。パワーオンリセットと外部リセット
(RESET
端子入力)
は論理和構造となってい ますので、いずれか一方、もしくは両方の要因がリセット状態にあるときTMP89CM46
はリセットされます。従ってリセット時間はリセット状態が長い方の要因に依存します。つまり電源 電圧がパワーオンリセットの解除電圧(V
PROFF )を超えるまでに RESET
端子 を"L"
から"H"
レベル(
もしくは最初から"H"
レベル)
にすると、リセット時間はパワ ーオンリセットに依存することになります。逆に電源電圧が解除電圧(VPROFF )を
超えた後にRESET
端子を"L"から"H"レベルにするとリセット時間は外部リセット に依存することになります。前者の場合はパワーオンリセット信号が解除されたとき、後者の場合は
RESET
端子を"H"レベルにしたときウォーミングアップが実行されます。ウォーミングア ップ終了後、CPU
および周辺回路が動作を開始します(
図2-15)
。-
電源の立ち上がり時間が遅い場合電源立ち上がり時間(t
VDD )が 5 [ms]を上回る場合、RESET
端子によってリセッ トを解除させる必要があります。この場合、RESET端子を"L"レベルに保った状態 で電源電圧を動作電圧範囲まで上昇させた後、発振が安定してから5 [μs]以上経過
した後にRESET
端子を"H"
レベルにしてください。RESET
端子を"H"
レベルにす るとウォーミングアップが実行されます。ウォーミングアップ終了後、CPUおよ び周辺回路が動作を開始します(図2-15)。
Page 41
േ㔚▸࿐
VPROFF
tVDD
RESET┵ሶ
࠙ࠜࡒࡦࠣࠕ࠶ࡊᤨ㑆 (tPWUP)
㔚Ḯߩ┙ߜ߇ࠅᤨ㑆߇ᣧ႐ว (࠶࠻ᤨ㑆߇ᄖㇱ࠶࠻ߦଐሽߔࠆ႐ว) CPUޔㄝ࿁〝േ㐿ᆎ CPU/ㄝ࿁〝࠶࠻
ࡄࡢࠝࡦ࠶࠻
േ㔚▸࿐
VPROFF
5µsએ
tVDD
RESET┵ሶ
࠙ࠜࡒࡦࠣ
ࠕ࠶ࡊᤨ㑆 (tPWUP) 㔚Ḯߩ┙ߜ߇ࠅᤨ㑆߇ㆃ႐ว
CPUޔㄝ࿁〝
േ㐿ᆎ CPU/ㄝ࿁〝࠶࠻
ࡄࡢࠝࡦ࠶࠻
േ㔚▸࿐
VPROFF
tVDD
RESET┵ሶ
࠙ࠜࡒࡦࠣࠕ࠶ࡊᤨ㑆 (tPWUP)
㔚Ḯߩ┙ߜ߇ࠅᤨ㑆߇ᣧ႐ว (࠶࠻ᤨ㑆߇ࡄࡢࠝࡦ࠶࠻ߦଐሽߔࠆ႐ว) CPUޔㄝ࿁〝േ㐿ᆎ CPU/ㄝ࿁〝࠶࠻
ࡄࡢࠝࡦ࠶࠻
図 2-15 外部リセット入力（電源立ち上がり時）
TMP89CM46
2.4
リセット制御回路･ 電源電圧が動作電圧範囲内にある場合
電源電圧が動作電圧範囲内かつ発振が安定している状態で
5 [μs]以上、 RESET
端子 を "L"レベルに保つと、リセットが発生します。 RESET端子を"H"レベルにするとウォ ーミングアップが実行されます。ウォーミングアップ終了後、CPU
および周辺回路が 動作を開始します。(図2-16)
േ㔚▸࿐
RESET┵ሶ
࠙ࠜࡒࡦࠣࠕ࠶ࡊᤨ㑆 (tPWUP)
CPUޔㄝ࿁〝േ㐿ᆎ CPU/ㄝ࿁〝࠶࠻
5µsએ
図 2-16 外部リセット入力（電源安定時）
2.4.4.3
電圧検出リセット電圧検出リセットは、電源電圧があらかじめ設定した検出電圧と一致したことを検知すると発 生する内部要因リセットです。
詳しくは『電圧検出回路』を参照してください。
2.4.4.4
ウォッチドッグタイマ リセットウォッチドッグタイマリセットは、ウォッチドッグタイマがオーバーフローしたことを検知す ると発生する内部要因リセットです。
詳しくは『ウォッチドッグタイマ』を参照してください。
2.4.4.5
システムクロックリセットシステムクロックリセットは、発振許可レジスタが、
CPU
がデッドロック状態に陥る組み合わ せに設定されたことを検知すると発生する内部要因リセットです。詳しくは『クロック制御回路』を参照してください。
2.4.4.6
トリミングデータリセットトリミングデータリセットは、内部回路にラッチされているトリミングデータが動作中にノイ ズなどの要因で異常となった場合に発生する内部要因リセットです。
トリミングデータは、パワーオンリセットと電圧検出回路の比較電圧を作るラダー抵抗の調整 用に用意されたデータビットです。
このビットは、リセット解除後のウォーミングアップ時間(t
PWUP )中に専用の不揮発性メモリか
ら読み出され内部回路にラッチされます。リセット解除後のウォーミングアップ動作中に専用の不揮発性メモリから読み出されたトリミ ングデータに異常が検出された場合、
IRSTSR<TRMDS>
が"1"
にセットされます。Page 43
リセット解除直後のイニシャライズルーチンで
IRSTSR<TRMDS>を読み出し、"1"にセットされ
ていた場合、システムクロックリセットなど内部要因リセットを発生させ、再度ウォーミングア ップ動作を行いトリミングデータを読み直させてください。複数回読み直させても
IRSTSR<TRMDS>が"1"にセットされている場合、パワーオンリセット回
路と電圧検出回路の検出電圧が電気的特性に記載されている特性を満足しません。この場合にシ ステムが破壊されないようなシステム設計を行ってください。2.4.4.7
内部要因リセット検出ステータスレジスタパワーオンリセットを除く内部要因リセットの解除後に内部要因リセット検出ステータスレジ
スタ
IRSTSR
を読み出すことによって、どの内部要因のリセットが発生したかを判断することができます。
内部要因リセット検出ステータスレジスタは、パワーオンリセット、外部リセット入力、
IRSTSR<FCLR>
により初期化されます。また、
IRSTSR<FCLR>
を"1"
にセットしたあと、SYSCR4
に0x71
を書き込むと内部要因リセッ ト検出ステータスレジスタは"0"にクリアされます。また、このとき同時にIRSTSR <FCLR>
は
"0"
にクリアされます。注
1) IRSTSR
は外乱ノイズなどの影響によって正常に動作しない場合がありますので、機器設計時には十分な考慮が必要です。
注
2) IRSTSR<FCLR>を"1"に設定し、SYSCR4
に有効コード(0x71)を書き込むとき、ギアクロック(fcgck)がfc/4 ( CGCR <FCGCKSEL> = 00
の状態)のNORMAL
モード状態で他の動作モードに変更せずに連続し て実行してください。それ以外の状態では予期せぬタイミングでIRSTSR<FCLR>が有効となることが
あります。2.4.4.8
外部リセット入力端子をポートとして使用する方法外部リセット入力端子をポートとして使用するときには、電源が立ち上がり、リセット解除後 のウォーミングアップ動作が終了するまで、外部リセット入力端子を"H"状態に保持します。
リセット解除後のウォーミングアップ動作が終了したあと、P1PU0を"1"に、P1CR0を"0"にセ ットし、ポート用プルアップ抵抗を接続します。その後、
SYSCR3<RSTDIS>
を"1"
にセットし、SYSCR4
に0xB2
を書き込むと外部リセット機能は禁止され、通常のポートとして使用できます。ポートとして使用している外部リセット端子を外部リセット端子として使用するときには、
P1PU0
を"1"
にP1CR0
を"0"
にセットし、プルアップ抵抗を接続し入力モードにします。その後、SYSCR3<RSTDIS>を"0"にクリアし、SYSCR4
に0xB2
を書き込むと外部リセット機能が許可さ れ、外部リセット入力端子として使用できます注
1)
外部リセット入力端子をポートに切り替える場合、あるいはポートとして使用している外部リセット端 子を外部リセット入力端子に切り替える場合は、端子のレベルが"H"レベルに安定している状態で切り替 えてください。"L"レベルが入力されている状態で切り替えると、リセットが発生することがあります。注
2)
外部リセット入力端子をポートとして使用するとき、プログラム中にSYSCR3<RSTDIS>に"0"を設定す
る命令があると、プログラムの暴走時に予期せぬタイミングでポート状態であった外部リセット端子が 外部リセット端子として動作することがあります。プログラム中にはSYSCR3<RSTDIS>を"1"に設定す
る命令以外書かないことを推奨します。注