第 4 章 マイクロ波プラズマ加熱を用いたニッケルシリサイ
5.3 結果と考察
57
図5.3.1 アッシングプロセス無しサンプルの光学顕微鏡写真
図5.3.2 アッシングプロセス有りサンプルの光学顕微鏡写真
○5.3.2 ショットキー特性の改善について
5.2で記したプロセスは、熱源のタングステンをソース・ドレインのイオン注 入領域よりも小さいCONTパターンを用いたが、ソース・ドレイン領域にタン グステンを成膜するとショットキー特性が確認される。加熱時のサンプルの断
図5.3.3 ショットキー特性が見えているサンプルの断面構造
図5.3.4 ショットキー特性が見えているサンプルのId-Vd特 性
面構造を図5.3.3に、Id-Vd特性を図5.3.4に示す。線形領域の立ち上がり部に 注目をするとショットキー特性があることが分かる。
この理由として、マイクロ波プラズマ加熱時に熱源のタングステンとシリコ ンとの間で、タングステンシリサイド反応が起きているのではないかと考えた。
Vg=0-40 V
石英基板 a-Si
W W イオン注入領域
59
図5.3.5 ショットキー特性対策サンプルの断面構造
図5.3.6 ショットキー特性対策サンプルのId-Vd特性
なので、熱源となるタングステンと試料との間にSiO2層を設け、直接接触させ ることを防ぎ(図5.3.5)、シリサイド反応をさせないように加熱を行った。その
時のId-Vd特性を図5.3.6に示す。立ち上がり部が良好になり、オーミックコ
ンタクトが取れていることが分かる。
石英基板
a-Si
W W
SiO2
○5.3.3リーク電流について
図5.2.7の電気特性を見るとオーミックコンタクトを取ることに成功をし
ているが、ゲート電圧をかけていないときにも、ドレイン電流が流れてしまっ ている。
このプロセスでは、チャネル部の結晶化と不純物活性化を同時に行っている。
アモルファスシリコンは、ポリシリコンに比べて密度が低く、結晶化の時に不 純物拡散をしやすくなり、チャネル部にAsイオンが拡散し、n型の電気特性 になってしまっていると考えている。
解決方法として、これまでイオン注入を行ってから、結晶化プロセスと不純 物活性化を同時に行っていたが、加熱時にAsが拡散しないように結晶化プロ セスを行ってからイオン注入を行うことにした。このプロセスでは、結晶化の 加熱とは別に、イオン注入部の活性化を行う必要がある。このプロセスで作製 したデバイスの電気特性を図5.2.8に示す。この特性をみるとオーミックコン タクトを取れており、リーク電流も抑えられていることが分かる。
61
図5.3.7 リーク電流有りサンプルのId-Vd特性
3.0x10 -6 2.5 2.0 1.5 1.0 0.5 0.0
Id A
8 12 4
0
Vd V
図5.3.8 リーク電流対策サンプルのId-Vd特性
これまではプロセス検討の結果を述べた。次にa-Si膜の成膜温度を変更した 時の結果を述べる。プロセスは5.2で示した最適化をされたプロセスを用いた。
○a-Si膜成膜温度を変更したサンプルの電気特性結果
5.3.4 各基板温度のI-V及びC-V特性結果
a-Si 成膜温度を室温、100 ℃、200 ℃、300 ℃、400℃と変更を行ったサン
プルの Id-Vd特性と C-V,G-V 特性を図 5.3.9～図5.3.24 に示す。それぞれのデ
バイス寸法は各図のキャプションに記載している。すべての条件で、線形領域 及び飽和領域を確認でき、正常にデバイス動作をしていることがわかる。それ ぞれのまた、各条件の移動度を図5.3.25に示す。移動度を確認すると、a-Siの 成膜温度が 300 ℃以上のサンプルと 300 ℃以下のサンプルでは大きく異なっ
63
ている。これまでの条件である成膜温度が室温のサンプルでは、約 50cm2/Vs であり従来のデータとほぼ同様である。従来は 30cm2/Vs 程度であったため、
若干高めの値ではあるが、その理由として今回は、作製プロセス中のコンタミ 汚染等が付着しないように注意をしたため向上していると考えている。成膜温 度300 ℃以上のサンプルでは、移動度150～250 cm2/Vs程度と室温のサンプル に比べて 3～5 倍程度高い値となった。この理由として、成膜温度の違いによ りa-Si層の密度が異なっているためと考えている。
図5.3.8 成膜温：室温、結晶化時間60sで処理を行ったサンプルの Id-Vd特性(デバイスサイズ：幅100μm, 長さ150μm)
図5.3.9 成膜温：室温、結晶化時間60sで処理を行ったサンプルの
C-V,G-V特性(デバイスサイズ：幅100μm, 長さ150μm)
65
図5.3.10 成膜温：室温、結晶化時間120sで処理を行ったサンプルの
Id-Vd特性(デバイスサイズ：幅100μm, 長さ150μm)
図5.3.11 成膜温：室温、結晶化時間120sで処理を行ったサンプルの
C-V,G-V特性(デバイスサイズ：幅100μm, 長さ150μm)
図5.3.12 成膜温：100℃、結晶化時間60sで処理を行ったサンプルの Id-Vd特性(デバイスサイズ：幅100μm, 長さ80μm)
図5.3.13 成膜温：100℃、結晶化時間60sで処理を行ったサンプルの C-V,G-V特性(デバイスサイズ：幅100μm, 長さ80μm)
67
図5.3.13 成膜温：100℃、結晶化時間120sで処理を行ったサンプルの Id-Vd特性(デバイスサイズ：幅100μm, 長さ80μm)
図5.3.14 成膜温：100℃、結晶化時間120sで処理を行ったサンプルの C-V,G-V特性(デバイスサイズ：幅100μm, 長さ80μm)
図5.3.15 成膜温：200℃、結晶化時間60sで処理を行ったサンプルの Id-Vd特性(デバイスサイズ：幅50μm, 長さ80μm)
図5.3.16 成膜温：200℃、結晶化時間60sで処理を行ったサンプルの C-V,G-V特性(デバイスサイズ：幅50μm, 長さ80μm)
69
図5.3.17 成膜温：200℃、結晶化時間120sで処理を行ったサンプルのId-Vd 特性(デバイスサイズ：幅100μm, 長さ80μm)
図5.3.18 成膜温：200℃、結晶化時間120sで処理を行ったサンプルの C-V,G-V特性(デバイスサイズ：幅100μm, 長さ80μm)
図5.3.19 成膜温：300℃、結晶化時間60sで処理を行ったサンプルの Id-Vd特性(デバイスサイズ：幅100μm, 長さ150μm)
図5.3.20 成膜温：300℃、結晶化時間60sで処理を行ったサンプルの C-V,G-V特性(デバイスサイズ：幅100μm, 長さ150μm)
71
図5.3.21 成膜温：300℃、結晶化時間120sで処理を行ったサンプルの Id-Vd特性(デバイスサイズ：幅100μm, 長さ150μm)
図5.3.22 成膜温：300℃、結晶化時間120sで処理を行ったサンプルの C-V,G-V特性(デバイスサイズ：幅100μm, 長さ150μm)
図5.3.23 成膜温：400℃、結晶化時間60sで処理を行ったサンプルの Id-Vd特性(デバイスサイズ：幅100μm, 長さ150μm)
図5.3.24 成膜温：400℃、結晶化時間60sで処理を行ったサンプルの C-V,G-V特性(デバイスサイズ：幅100μm, 長さ150μm)
73
図5.3.25 各条件のキャリア移動度 0
50 100 150 200 250 300
: : :100 :100 :200 :200 :300 :300 :400 :400
[cm2/V s]