[PDF] Top 20 J94 j IPSJ 2002 5 最近の更新履歴 Hideo Fujiwara J94 j IPSJ 2002 5
Has 10000 "J94 j IPSJ 2002 5 最近の更新履歴 Hideo Fujiwara J94 j IPSJ 2002 5" found on our website. Below are the top 20 most common "J94 j IPSJ 2002 5 最近の更新履歴 Hideo Fujiwara J94 j IPSJ 2002 5".
J94 j IPSJ 2002 5 最近の更新履歴 Hideo Fujiwara J94 j IPSJ 2002 5
... レジ スタ転送レ ベルでのデ ータフロー依存型回路の 階層テスト 容易化設計法 永 井 慎 太 郎 † 大 竹 哲 史 † 藤 原 秀 雄 † 本論文では,コントローラの機能を考慮したデータパスの階層テスト 容易化設計法を提案する. デ ー タパスの階層テスト 生成法では ,各回路要素に対し てテスト 生成および テストプ ラン 生成を行う.テ ストプ ランとは ... 完全なドキュメントを参照
12
J121 j IEICE 2005 6 最近の更新履歴 Hideo Fujiwara J121 j IEICE 2005 6
... C に 対 し て v 1 , v 2 を 印 加 し た と き , g i に 対 し て g i (v 2 ) = ncv(f i ) が成立するとき,その g i をノンロ バストパス外入力と呼ぶ. ✷ [定義 4 ] ( ノ ン ロ バ スト テ ス ト 可 能な パ ス 遅 延 故障 ) 組 合 せ 回 路 の パ ス 遅 延 故 障 P ↑ (P ↓) に 対 し て , 2 パ タ ー ン テ ス ト ... 完全なドキュメントを参照
8
J90 j IEICE 2001 5 最近の更新履歴 Hideo Fujiwara J90 j IEICE 2001 5
... あらまし 本論文では,階層テスト生成が容易なデータパスの性質として固定制御可検査性を新しく定義し, それに基づくレジスタ転送レベル回路のテスト容易化設計法を提案する.提案手法では,組合せテスト生成法を 用いた階層テスト生成及び非スキャン設計に基づいているため,テスト生成時間及びテスト実行時間を完全ス キャン設計法に比べて大幅に短縮でき,実動作速度でのテスト( at-speed ... 完全なドキュメントを参照
12
J120 j IEICE 2005 6 最近の更新履歴 Hideo Fujiwara J120 j IEICE 2005 6
... ログラムテンプレートとは,オペランドの値が未決定 のテストプログラムであり,テスト対象モジュールに 対し,テストパターンの正当化及びテスト応答の観測 を行う命令列からなる.この手法では,テンプレート に 対 し ,い く つ か の ラ ン ダ ム パ タ ー ン を オ ペ ラ ン ド に与えたシミュレーション結果から回帰解析により制 ... 完全なドキュメントを参照
9
J93 j IEICE 2002 2 最近の更新履歴 Hideo Fujiwara J93 j IEICE 2002 2
... c の正当化部 分グ ラフと v の伝搬部分グ ラフが 存在する.定義 2 よ り, c の 正当化部分グ ラフ G J が 存在すれば , G J に 存在する各単純経路に沿ってテスト 系列を SoC の外部 入力から c のすべての入力端子に連続し て印加可能で あり,定義 4 より, v の伝搬部分グ ラフ G P が 存在す れば ... 完全なドキュメントを参照
11
J96 j IEICE 2002 6 最近の更新履歴 Hideo Fujiwara J96 j IEICE 2002 6
... A BIST Based on Concurrent Single-Control Testability of RTL Data Paths Ken-ichi YAMAGUCHI † , Hiroki WADA †† , Toshimitsu MASUZAWA ††† , and Hideo FUJIWARA † あらまし レジ スタ転送レ ベルデ ータパスの組込み自己テ スト 法とし て ,単一制御可検査性に 基づ ... 完全なドキュメントを参照
11
J91 j IEICE 2001 5 最近の更新履歴 Hideo Fujiwara J91 j IEICE 2001 5
... 昭 44 阪大・工・電子卒.昭 46 同大大 学院博士後期課程了.阪大工学部助手,明 治大理工学部教授を経て,現在,奈良先端 科学技 術大学院大学情報科 学研究科教授. 昭 56 ウォータールー大客員助教授.昭 59 マッギル大客員準教授.論理設計,高信頼 設 計 ,設 計 自 動化 ,テ ス ト容 易 化 設計 ,テ ス ト生 成 ,並 列処 理,計算複雑度に関する研[r] ... 完全なドキュメントを参照
8
J77 j IEICE 1999 7 最近の更新履歴 Hideo Fujiwara J77 j IEICE 1999 7
... NC のテ スト 系列長を基準とし た TC 又は 3TC のテ スト 系列 長の 割合を 示す. TC は NC に 比べ て , テスト 系列長を 45 ∼ 55 %に 削減することができた .ま た 3TC と 比較すると ,テ スト 系列長は 複数の基 本テ ンプレ ート の圧縮を同時に 考え ることによって効果の あった #1 , #2 ... 完全なドキュメントを参照
10
J89 j IEICE 2001 2 最近の更新履歴 Hideo Fujiwara J89 j IEICE 2001 2
... .こ の 場 合 ,ク ラ ス タ ヘッド 数は 小さく抑えられ るが クラスタヘッド 変更数 は 大きくなってし まう.クラスタヘッド 変更数を小さ くする手法として, LCC ( Least Cluster Change )法 が 提案され ている [5] . LCC 法では ,トポ ロジ ーが 変 化し た場合に ,支配性,または 独立性が 成り立たない ... 完全なドキュメントを参照
9
J76 j IEICE 1999 7 最近の更新履歴 Hideo Fujiwara J76 j IEICE 1999 7
... ラン の生成を試みる.テ ストプ ランが 存在し ない場合には DFT とし て 外部入力から 直接値 を代入し たり,外部出力で 直接値を観測するためのマ ルチプレ クサ( テスト マルチプレ クサ )と配線を RTL デ ータパ ス上の適切な回路要素の前後に 挿入する.こ のよ うな 手法に よって 従来手法 [2] で 生じ る第 2 ... 完全なドキュメントを参照
9
J79 j IEICE 2000 2 最近の更新履歴 Hideo Fujiwara J79 j IEICE 2000 2
... Faculty of Information Sciences, Hiroshima City University, Hiroshima-shi, 731–3194 Japan 一つである.用いるテスト 生成アルゴ リズムによって, 部分スキャン 設計法は大きく二つの手法に分けられ る. 一つは 順序回路用テ スト 生成アルゴ リズムを用いるこ とを前提とし た部分スキャン 設計法で ,文献 [4], ... 完全なドキュメントを参照
11
J130 j IEICE 2006 8 最近の更新履歴 Hideo Fujiwara J130 j IEICE 2006 8
... 完全スキャン設計法での問題点を解消する手法とし て強可検査性に基づくテスト容易化設計法 [4] や固定 制御可検査性に基づくテスト容易化設計法 [5] がある. これらの手法では,データパスの強可検査性を利用し ている.強可検査性とは,すべての回路要素に対して, 任意の値の印加・観測を可能とするテストプラン(制 ... 完全なドキュメントを参照
11
J73 j IEICE 1999 4 最近の更新履歴 Hideo Fujiwara J73 j IEICE 1999 4
... それほど 考慮が 必要とされず,上記の並列計算モデ ル においても,通信コ ストの表現には 重点が おかれてい † 奈良先端科学技術大学院大学情報科学研究科 ,生駒市 Graduate School of Information Science Nara Institute of Science and Technology, 8916–5 Takayama, Ikoma-shi, 630– ... 完全なドキュメントを参照
10
J82 j IEICE 2000 9 最近の更新履歴 Hideo Fujiwara J82 j IEICE 2000 9
... 経て,平 5 奈良先端大情報科学研究科助手. 平 11 より広島市立大学情報科学部助教授. 松下電気電器産業( 株 )に おいて マイクロ プ ロセッサの研究開発に 従事.明治大,奈良先端大,広島市大 に おいて ,テスト 生成,並列処理,テスト 容易化設計に 関する 研究に 従事.博士( 工学 ) ... 完全なドキュメントを参照
10
J78 j IEICE 2000 1 最近の更新履歴 Hideo Fujiwara J78 j IEICE 2000 1
... 増澤 利光 ( 正員 ) 昭 57 阪大・基礎工・情報卒.昭 62 同大 大学院博士後期課程了.同年同大情報処理 教育セン ター助手.同大基礎工助教授を経 て ,平 6 奈良先端科学技術大学院大学情報 科学研究科助教授,現在に 至る.平 5 コー ネル大客員準教授 ( 文部省在外研究員 ) .分 散アルゴ リズム,並列アルゴ リズム,テスト 容易化設計,テス ト 容易化高位合成に 関する研究に ... 完全なドキュメントを参照
11
J72 j IEICE 1999 2 最近の更新履歴 Hideo Fujiwara J72 j IEICE 1999 2
... MSS の地理的,あ るいは ,論理的な 無線通信可能 領域を その MSS のセル と 呼ぶ .あ る MSS のセル 内 に 存在する MH が 別の MSS のセルに 移動すると ,移 動元の MSS と MH との間の無線通信チャネルが 切断 され ,移動先の MSS と MH との間に ... 完全なドキュメントを参照
11
J71 j IEICE 1999 2 最近の更新履歴 Hideo Fujiwara J71 j IEICE 1999 2
... 合成後 のデ ータパスが 弱可検査となるための十分条件である設計目標の抽出手法を提案し ,高位合成の主な処理である スケジューリング,バ インデ ィングに 関し て ,設計目標と面積をともに 考慮する発見的手法を 提案する.提案し た手法を繰り返し 適用することで時間制約のもとで面積が 小さくかつ弱可検査なデータパスを合成する手法を提 ... 完全なドキュメントを参照
9
J106 j IEICE 2003 9 最近の更新履歴 Hideo Fujiwara J106 j IEICE 2003 9
... Chikateru JINNO †∗ , Michiko INOUE † , and Hideo FUJIWARA † あら まし 本論文では ,ホールド と スイッチの機能を考慮し て ,内部平衡構造を拡張し た順序回路のクラスで ある内部切換平衡構造を提案する.提案するクラスは ,組合せテ スト 生成複雑度でテ スト 生成可能であり,平衡 ... 完全なドキュメントを参照
9
J104 j IEICE 2003 7 最近の更新履歴 Hideo Fujiwara J104 j IEICE 2003 7
... .コント ローラ は 有限状態機械,デ ータパスは回路要素と回路要素を 接続する信号線で 記述され る.回路要素は , PI , PO , ラッチ,レジ スタ,マルチプレ クサ,演算モジ ュール , 観測モジ ュールに 分類され る.この うち,マルチプレ クサ,演算モジ ュール ,観測モジ ュールを組合せ回路 要素と呼ぶ.各回路要素は 端子をもち,それぞれデ ー タ端子,制御端子,観測端子に 分類され る.デ ータ端 子には ... 完全なドキュメントを参照
11
J87 j IEICE 2001 1 最近の更新履歴 Hideo Fujiwara J87 j IEICE 2001 1
... 通常のプ ロト コルでは ,プ ロト コル 実行開始時の分 散シ ステムの大域状況が ,あらかじ め決められた初期 状況であると仮定する.つまり,各プ ロセスは, あらか じ め決められた初期状態から実行を開始する.これに 対し ,自己安定プ ロトコル( self-stabilizing protocol ) は ,プ ロト コル 実行開始時の分散シ ステムの大域状況 ... 完全なドキュメントを参照
10
関連した話題