• 検索結果がありません。

[PDF] Top 20 J130 j IEICE 2006 8 最近の更新履歴 Hideo Fujiwara J130 j IEICE 2006 8

Has 10000 "J130 j IEICE 2006 8 最近の更新履歴 Hideo Fujiwara J130 j IEICE 2006 8" found on our website. Below are the top 20 most common "J130 j IEICE 2006 8 最近の更新履歴 Hideo Fujiwara J130 j IEICE 2006 8".

J130 j IEICE 2006 8 最近の更新履歴  Hideo Fujiwara J130 j IEICE 2006 8

J130 j IEICE 2006 8 最近の更新履歴 Hideo Fujiwara J130 j IEICE 2006 8

... 完全スキャン設計法で問題点を解消する手法とし て強可検査性に基づくテスト容易化設計法 [4] や固定 制御可検査性に基づくテスト容易化設計法 [5] がある. これら手法では,データパス強可検査性を利用し ている.強可検査性とは,すべて回路要素に対して, 任意印加・観測を可能とするテストプラン(制 ... 完全なドキュメントを参照

11

J82 j IEICE 2000 9 最近の更新履歴  Hideo Fujiwara J82 j IEICE 2000 9

J82 j IEICE 2000 9 最近の更新履歴 Hideo Fujiwara J82 j IEICE 2000 9

... は ,核回路が 組合せ回路となるので 組合せ回路用テ スト 生成アルゴ リズムでテ スト 生成が 可能( 以下,組 † 奈良先端科学技術大学院大学情報科学研究科,生駒市 Graduate School of Information Science, Nara Institute of Science and Technology, Ikoma-shi, 630–0101 Japan †† ... 完全なドキュメントを参照

10

J78 j IEICE 2000 1 最近の更新履歴  Hideo Fujiwara J78 j IEICE 2000 1

J78 j IEICE 2000 1 最近の更新履歴 Hideo Fujiwara J78 j IEICE 2000 1

... あ るプ ロセッサは ,ステップご とに 局所時計値を 1 ずつ増やす.また, プ ロセッサ P i はすべてステップ において P i 自身及び 他プ ロセッサ居眠りチェ ッ クを 行 う( 手続き check nap ) .時計調整を 始めてか ら 居眠りをし たプ ロセッサは ,調整中モード におけ る 時計調整を正し くできない,または ... 完全なドキュメントを参照

11

J79 j IEICE 2000 2 最近の更新履歴  Hideo Fujiwara J79 j IEICE 2000 2

J79 j IEICE 2000 2 最近の更新履歴 Hideo Fujiwara J79 j IEICE 2000 2

... 以上で 定義し た演算 / レジ スタ両立グ ラフを用いて , 最小クリーク分割により最適なバ インデ ィングを求め る.最小クリーク分割を求めるとき,演算器数または レジ スタ数に関し て等価なバ インデ ィングは 複数存在 することが 考えられ る.し かし ,それらは 無閉路化 ため スキャンレジ スタ数について 必ずし も等価であ るとは ... 完全なドキュメントを参照

11

J77 j IEICE 1999 7 最近の更新履歴  Hideo Fujiwara J77 j IEICE 1999 7

J77 j IEICE 1999 7 最近の更新履歴 Hideo Fujiwara J77 j IEICE 1999 7

... Toshinori HOSOKAWA † , Tomoo INOUE †† , Toshihiro HIRAOKA †∗ , and Hideo FUJIWARA †† あらまし 無閉路順序回路に 対するテスト 系列は ,時間展開モデルを用いて 生成することができる.本論文で は ,時間展開モデルを用いて 生成され るテ スト 系列は( 1)テスト系列長が一定である, ( 2)各外部入力に対する 未定義値 (X) ... 完全なドキュメントを参照

10

J87 j IEICE 2001 1 最近の更新履歴  Hideo Fujiwara J87 j IEICE 2001 1

J87 j IEICE 2001 1 最近の更新履歴 Hideo Fujiwara J87 j IEICE 2001 1

... change j = false が 成立し ,根 r が RESET を行い reset r = true と する. reset r = true が 成立し てから ,根 r を 除くす べてプ ロセ スが RESET を行うまでに h ラウンド 要する .このとき {in i | i ∈ V } = {w i | i ∈ V } が 成 立.ここから更に ,上と同様にヒープ 順序が 構成され , ... 完全なドキュメントを参照

10

J88 j IEICE 2001 1 最近の更新履歴  Hideo Fujiwara J88 j IEICE 2001 1

J88 j IEICE 2001 1 最近の更新履歴 Hideo Fujiwara J88 j IEICE 2001 1

... あらまし 本論文では,レジスタ転送レベルデータパス組込み自己テスト方式( BIST)として,階層テス トに基づく test per clock 方式 BIST を提案する.この手法では,テストパターン生成器,応答解析器をテス ト対象回路外部入力,外部出力のみに付加し,各組合せ回路要素に対して,データパス経路を用いてテスト ... 完全なドキュメントを参照

9

J73 j IEICE 1999 4 最近の更新履歴  Hideo Fujiwara J73 j IEICE 1999 4

J73 j IEICE 1999 4 最近の更新履歴 Hideo Fujiwara J73 j IEICE 1999 4

... 近 並 列 計 算に お い て 重 要と され て い る 通 信コ スト を ,同 期 周 期 L,通信路帯域幅 逆数 g,パケット サ イズ B といったパラ メータに より 表すことを 可能にし たモデ ル であ る.本論文では ,デ ータ数 n 選 択 問題に 対し , p 個プ ロセッサを 用いて BSP モデル上で任意整数 d (1 < ... 完全なドキュメントを参照

10

J71 j IEICE 1999 2 最近の更新履歴  Hideo Fujiwara J71 j IEICE 1999 2

J71 j IEICE 1999 2 最近の更新履歴 Hideo Fujiwara J71 j IEICE 1999 2

... RCG に対し て最小クリーク分割 [4] を行い,分割後 各クリークに対し ,レジ スタを割り当てる. 演算器バ インデ ィングでは ,まず,演算器型ご と に 変 数と 同 様にし て 演 算コン パテ ィビ リテ ィグ ラフ ( OCG )を作成する.次に ,設計目標中演算に 関す る共有集合に 対し , RCG と 同様マージ を 行 う.演 ... 完全なドキュメントを参照

9

J72 j IEICE 1999 2 最近の更新履歴  Hideo Fujiwara J72 j IEICE 1999 2

J72 j IEICE 1999 2 最近の更新履歴 Hideo Fujiwara J72 j IEICE 1999 2

... MES ため記憶領域に余裕があれば ,適 当な放送メッセージにのみ REDUCE を付加すること で メッセージ オーバヘッド を軽減できる. 多く分散移動システムでは, MH 非接続化 ( MH 電力消費を節約するために MH とネット ワークと 接続を断つこと )と , MH 再接続( シ ステムに接続 し て いな い ... 完全なドキュメントを参照

11

J76 j IEICE 1999 7 最近の更新履歴  Hideo Fujiwara J76 j IEICE 1999 7

J76 j IEICE 1999 7 最近の更新履歴 Hideo Fujiwara J76 j IEICE 1999 7

... ラン 生成を試みる.テ ストプ ランが 存在し ない場合には DFT とし て 外部入力から 直接値 を代入し たり,外部出力で 直接値を観測するためマ ルチプレ クサ( テスト マルチプレ クサ )と配線を RTL デ ータパ ス上適切な回路要素前後に 挿入する.こ よ うな 手法に よって 従来手法 [2] で 生じ る第 2 ... 完全なドキュメントを参照

9

J106 j IEICE 2003 9 最近の更新履歴  Hideo Fujiwara J106 j IEICE 2003 9

J106 j IEICE 2003 9 最近の更新履歴 Hideo Fujiwara J106 j IEICE 2003 9

... るため十分条件を示し たが ,この十分条件で故障 検出率を実験的に 評価する.実験には ,ワークステー ションとし て Sun Blade 1000 を用い,テ スト 生成に は TestGen ( Synopsys )を 用いた .対象と す る 回 路 は , DP4 及び ISB-RISC である. DP4 は四つベン チマーク回路 Tseng , 4thIIR , LWF , ... 完全なドキュメントを参照

9

J96 j IEICE 2002 6 最近の更新履歴  Hideo Fujiwara J96 j IEICE 2002 6

J96 j IEICE 2002 6 最近の更新履歴 Hideo Fujiwara J96 j IEICE 2002 6

... A BIST Based on Concurrent Single-Control Testability of RTL Data Paths Ken-ichi YAMAGUCHI † , Hiroki WADA †† , Toshimitsu MASUZAWA ††† , and Hideo FUJIWARA † あらまし レジ スタ転送レ ベルデ ータパス組込み自己テ スト 法とし て ,単一制御可検査性に 基づ ... 完全なドキュメントを参照

11

J104 j IEICE 2003 7 最近の更新履歴  Hideo Fujiwara J104 j IEICE 2003 7

J104 j IEICE 2003 7 最近の更新履歴 Hideo Fujiwara J104 j IEICE 2003 7

... type3 制御経路,観測経路を用いることによ り, M に 属するすべて組合せ 回路要素を 同時にテ ストできる.このテ スト間,制御経路及び 観測経路 に 現れ る制御信号( テストプ ラン )を固定し ておくこ とができる.つまり,一つテ スト セッション M に 対し て ,一つ 制御パターン を 与えれば ,連続クロッ クでテ スト ... 完全なドキュメントを参照

11

J120 j IEICE 2005 6 最近の更新履歴  Hideo Fujiwara J120 j IEICE 2005 6

J120 j IEICE 2005 6 最近の更新履歴 Hideo Fujiwara J120 j IEICE 2005 6

... 入力隣接レジスタにデータ転送を行う命令が別レジ スタ値を必要とするかもしれない.すなわち,ある 命令に先行して別命令を実行する必要がある.提案 手法では,選択した複数命令実行順序に関する依 存関係を半順序関係として抽出し,外部入力から入力 隣接レジスタ値を正当化するために必要なすべて ... 完全なドキュメントを参照

9

J121 j IEICE 2005 6 最近の更新履歴  Hideo Fujiwara J121 j IEICE 2005 6

J121 j IEICE 2005 6 最近の更新履歴 Hideo Fujiwara J121 j IEICE 2005 6

... 縮退故障テスト生成アルゴリズムを用いたパス遅延故障に対する テスト生成法 大谷 浩平 † 大竹 哲史 †† 藤原 秀雄 †† A Test Generation Method for Path Delay Faults Using Stuck-at Fault Test Generation Algorithms ... 完全なドキュメントを参照

8

J91 j IEICE 2001 5 最近の更新履歴  Hideo Fujiwara J91 j IEICE 2001 5

J91 j IEICE 2001 5 最近の更新履歴 Hideo Fujiwara J91 j IEICE 2001 5

... 昭 44 阪大・工・電子卒.昭 46 同大大 学院博士後期課程了.阪大工学部助手,明 治大理工学部教授を経て,現在,奈良先端 科学技 術大学院大学情報科 学研究科教授. 昭 56 ウォータールー大客員助教授.昭 59 マッギル大客員準教授.論理設計,高信頼 設 計 ,設 計 自 動化 ,テ ス ト容 易 化 設計 ,テ ス ト生 成 ,並 列処 理,計算複雑度に関する研[r] ... 完全なドキュメントを参照

8

J89 j IEICE 2001 2 最近の更新履歴  Hideo Fujiwara J89 j IEICE 2001 2

J89 j IEICE 2001 2 最近の更新履歴 Hideo Fujiwara J89 j IEICE 2001 2

... と定義する. クラスタヘッド に 選択されたノード は ,クラスタ内 及び クラスタ間 接続関係等情報 維持管理といっ た負荷を伴う.また,アプ リケーションレベルでは,ク ラスタヘッド 間論理リン クからなるクラスタヘッド アーキテクチャを考え る.し たが って ,クラスタ数が 少ないと クラスタヘッド アーキテクチャネット ワー クサイズが ... 完全なドキュメントを参照

9

J90 j IEICE 2001 5 最近の更新履歴  Hideo Fujiwara J90 j IEICE 2001 5

J90 j IEICE 2001 5 最近の更新履歴 Hideo Fujiwara J90 j IEICE 2001 5

... あらまし 本論文では,階層テスト生成が容易なデータパス性質として固定制御可検査性を新しく定義し, それに基づくレジスタ転送レベル回路テスト容易化設計法を提案する.提案手法では,組合せテスト生成法を 用いた階層テスト生成及び非スキャン設計に基づいているため,テスト生成時間及びテスト実行時間を完全ス キャン設計法に比べて大幅に短縮でき,実動作速度でテスト( at-speed ... 完全なドキュメントを参照

12

J93 j IEICE 2002 2 最近の更新履歴  Hideo Fujiwara J93 j IEICE 2002 2

J93 j IEICE 2002 2 最近の更新履歴 Hideo Fujiwara J93 j IEICE 2002 2

... SoC 実動作速度で連 続し たテ スト 系列 印加に 利用可能であ る. c G J は 無閉路であるので ,条件 1 より, c 各入力端子に 対し て, SoC 外部入力から 一つ以上単純経路が 存 在する.更に 条件 3 より,各コアは 一つ 形状が 選択 され , G J ... 完全なドキュメントを参照

11

Show all 10000 documents...