[PDF] Top 20 J106 j IEICE 2003 9 最近の更新履歴 Hideo Fujiwara J106 j IEICE 2003 9

... Chikateru JINNO †∗ , Michiko INOUE † , and Hideo FUJIWARA † あら まし 本論文では ，ホールド と スイッチの機能を考慮し て ，内部平衡構造を拡張し た順序回路のクラスで ある内部切換平衡構造を提案する．提案するクラスは ，組合せテ スト 生成複雑度でテ スト 生成可能であり，平衡 ... 完全なドキュメントを参照

... change j = false が 成立し ，根 r が RESET を行い reset r = true と する． reset r = true が 成立し てから ，根 r を 除くす べてのプ ロセ スが RESET を行うまでに h ラウンド 要する ．このとき {in i | i ∈ V } = {w i | i ∈ V } が 成 立．ここから更に ，上と同様にヒープ 順序が 構成され ， ... 完全なドキュメントを参照

... あ るプ ロセッサは ，ステップご とに 局所時計の値を 1 ずつ増やす．また， プ ロセッサ P i はすべてのステップ において P i 自身及び 他のプ ロセッサの居眠りのチェ ッ クを 行 う（ 手続き check nap ） ．時計調整を 始めてか ら 居眠りをし たプ ロセッサは ，調整中モード におけ る 時計調整を正し くできない，または ... 完全なドキュメントを参照

... 以上で 定義し た演算 / レジ スタ両立グ ラフを用いて ， 最小クリーク分割により最適なバ インデ ィングを求め る．最小クリーク分割を求めるとき，演算器数または レジ スタ数に関し て等価なバ インデ ィングは 複数存在 することが 考えられ る．し かし ，それらは 無閉路化の ための スキャンレジ スタ数について 必ずし も等価であ るとは ... 完全なドキュメントを参照

... Toshinori HOSOKAWA † , Tomoo INOUE †† , Toshihiro HIRAOKA †∗ , and Hideo FUJIWARA †† あらまし 無閉路順序回路に 対するテスト 系列は ，時間展開モデルを用いて 生成することができる．本論文で は ，時間展開モデルを用いて 生成され るテ スト 系列は（ 1）テスト系列長が一定である， （ 2）各外部入力に対する 未定義値 (X) ... 完全なドキュメントを参照

... あらまし 本論文では，レジスタ転送レベルデータパスの組込み自己テスト方式（ BIST）として，階層テス トに基づく test per clock 方式の BIST を提案する．この手法では，テストパターン生成器，応答解析器をテス ト対象回路の外部入力，外部出力のみに付加し，各組合せ回路要素に対して，データパスの経路を用いてテスト ... 完全なドキュメントを参照

... と定義する． クラスタヘッド に 選択されたノード は ，クラスタ内 及び クラスタ間の 接続関係等の情報の 維持管理といっ た負荷を伴う．また，アプ リケーションレベルでは，ク ラスタヘッド 間の論理リン クからなるクラスタヘッド アーキテクチャを考え る．し たが って ，クラスタ数が 少ないと クラスタヘッド アーキテクチャのネット ワー クサイズが ... 完全なドキュメントを参照

... 近 の 並 列 計 算に お い て 重 要と され て い る 通 信コ スト を ，同 期 周 期 L，通信路帯域幅の 逆数 g，パケット サ イズ B といったパラ メータに より 表すことを 可能にし たモデ ル であ る．本論文では ，デ ータ数 n の選 択 問題に 対し ， p 個のプ ロセッサを 用いて BSP モデル上で任意の整数 d (1 < ... 完全なドキュメントを参照

... RCG に対し て最小クリーク分割 [4] を行い，分割後の 各クリークに対し ，レジ スタを割り当てる． 演算器バ インデ ィングでは ，まず，演算器の型ご と に 変 数と 同 様にし て 演 算コン パテ ィビ リテ ィグ ラフ （ OCG ）を作成する．次に ，設計目標中の演算に 関す る共有集合に 対し ， RCG と 同様のマージ を 行 う．演 ... 完全なドキュメントを参照

... MES のための記憶領域に余裕があれば ，適 当な放送メッセージにのみ REDUCE を付加すること で メッセージ オーバヘッド を軽減できる． 多くの分散移動システムでは， MH の非接続化 （ MH の電力消費を節約するために MH とネット ワークとの 接続を断つこと ）と ， MH の再接続（ シ ステムに接続 し て いな い ... 完全なドキュメントを参照

... ラン の生成を試みる．テ ストプ ランが 存在し ない場合には DFT とし て 外部入力から 直接値 を代入し たり，外部出力で 直接値を観測するためのマ ルチプレ クサ（ テスト マルチプレ クサ ）と配線を RTL デ ータパ ス上の適切な回路要素の前後に 挿入する．こ のよ うな 手法に よって 従来手法 [2] で 生じ る第 2 ... 完全なドキュメントを参照

... 性質を満たすので，提案手法の面積オーバヘッドが 0 となった． 完全スキャン設計法，強可検査法及び提案手法は完 全故障検出効率を達成し，テスト容易化設計前の回路 と比較して大幅にテスト生成時間を削減できた．また， 完全スキャン設計法，強可検査法及び提案手法は，同 程度のテスト生成時間となった．一方，提案手法と強 可検査法は，スキャンシフト操作を必要としないので ... 完全なドキュメントを参照

... ログラムテンプレートとは，オペランドの値が未決定 のテストプログラムであり，テスト対象モジュールに 対し，テストパターンの正当化及びテスト応答の観測 を行う命令列からなる．この手法では，テンプレート に 対 し ，い く つ か の ラ ン ダ ム パ タ ー ン を オ ペ ラ ン ド に与えたシミュレーション結果から回帰解析により制 ... 完全なドキュメントを参照

... 縮退故障のテスト生成アルゴリズムを用いたパス遅延故障に対する テスト生成法 大谷 浩平 † 大竹 哲史 †† 藤原 秀雄 †† A Test Generation Method for Path Delay Faults Using Stuck-at Fault Test Generation Algorithms ... 完全なドキュメントを参照

... は ，核回路が 組合せ回路となるので 組合せ回路用のテ スト 生成アルゴ リズムでテ スト 生成が 可能（ 以下，組 † 奈良先端科学技術大学院大学情報科学研究科，生駒市 Graduate School of Information Science, Nara Institute of Science and Technology, Ikoma-shi, 630–0101 Japan †† ... 完全なドキュメントを参照

... type3 の制御経路，観測経路を用いることによ り， M に 属するすべての組合せ 回路要素を 同時にテ ストできる．このテ ストの間，制御経路及び 観測経路 に 現れ る制御信号（ テストプ ラン ）を固定し ておくこ とができる．つまり，一つのテ スト セッション M に 対し て ，一つの 制御パターン を 与えれば ，連続クロッ クでテ スト ... 完全なドキュメントを参照

... SoC の外部から内部の各コアへのテストアクセスが可能で ある必要が ある．更に ，このテストアクセス方式によりコア間の信号線も可検査である必要が ある． SoC では縮 退故障など のような論理故障のみならず，遅延故障など のようなタ イミング 故障のテ スト も重要となる．そのた めには ，コアに 実動作速度（ ... 完全なドキュメントを参照

... mux1 の伝搬入力 y 5 の取り得る順序深度は， y 0 まで の制御経路上に TM1 が存在するので， 0 または 1 と なる． mux1 の非伝搬入力 x 5 までの制御経路の順序 深度は 1 であるので， y 5 までの制御経路の順序深度 が 0 となるように y 5 の制御 経路を変更 することで， ... 完全なドキュメントを参照

... 昭 44 阪大・工・電子卒．昭 46 同大大 学院博士後期課程了．阪大工学部助手，明 治大理工学部教授を経て，現在，奈良先端 科学技 術大学院大学情報科 学研究科教授． 昭 56 ウォータールー大客員助教授．昭 59 マッギル大客員準教授．論理設計，高信頼 設 計 ，設 計 自 動化 ，テ ス ト容 易 化 設計 ，テ ス ト生 成 ，並 列処 理，計算複雑度に関する研[r] ... 完全なドキュメントを参照

... タ転送を表す辺の集合， c ： V → N （ N ：自然数 ） は 制御ステップ である．頂点 v ∈ V は ，デ ータパ スの 外部入力，外部出力，定数入力，演算器または MUX に対応する．辺 e(v i , v j ) ∈ E が c(v i ) = c(v j ) を満た すならば ，辺 e は 2 つの 演算頂点 v i と v j に ... 完全なドキュメントを参照