2x CPU構成時(NUMA OFF)のメモリインタリーブ例>
あり 4 台以上のノードで 1 つのクラスタを構成すること (2) CPU は x86-64 アーキテクチャであり 2.2GHz 以上のクロックであること (3) 物理 CPU コア数は クラスタ全体で 48 個以上有すること (4) メモリは クラスタ全体で 256GB 以上有すること (5) 内
... (5) IEEE802.3ad 規格に基づくリンクアグリゲーションに対応していること。また、ス タックした物理的に異なるネットワークスイッチにまたがってリンクアグリゲーシ ョンを構成できること。 (6) 物理ポート、リンクアグリゲーションで束ねたポートにおいて、9000 バイト以上 の MTU サイズに対応していること。 ...
8
H 2 各部の名称とはたらき タッチパネル部について ( 例 )FM モード TOP 画面 ( 例 ) FM モードリスト画面 ( プリセット 1 / プリセット 2 ボタン選択時 ) ( 例 ) FM モードリスト画面 ( エリアボタン選択時 )
... M–1 映像 ＤＶＤ DVDビデオについて·········································· M–2 ディスクに表示されているマークについて···········M–2 VR モードで作成したディスクについて ················M–3 ...
128
データ線 データ線 データ線 データ線 Vcc ワード線 Vcc ワード線 P-MOSFET 図 2a SRAM メモリ (CMOS プロセス 負荷抵抗 図 2b SRAM メモ (NMOS プロセスに Vss Vss 図 2a SRAM メモリセル回路例 (CMOS プロセスによる 6MOS 構成
... これで漸く、大型コンピュータ「6500」に使うことになり、 メモリボードに作りこみ、動作を確認し安心して夏休みに 入ったが、休み明けに再び動作させると動かない。山崎ら は「パッケージ」を疑い、更に高温高湿試験として80℃、 80%の雰囲気中で動作させると、ボロボロとエラーになる。 インテル側に「すぐ直せ」と言うとともに、自分達で独自 にパッケージをじゃぶじゃぶとコーテイングすることで対 ...
7
メモリIPのタイミングの解析、外部メモリ・インタフェース・ハンドブック、olume 2、第10章
... <phy_variation_name>_report_timing_core.sdc を参照してください。 バス・ターンアラウンド・タイム DDR2 と DDR3 SDRAM、および双方向のデータ・バスを使用する UniPHY デザイン付 きの RLDRAM II (CIO) では、ライト・コマンドがリード・コマンドの後に続く場合、 ...
60
MPサーバ設置構成例
... なお、本資料の最後に、各例の利点と欠点のまとめ、参考情報へのリンク集を掲載しています。 例１： MeetingPlazaサーバーをブロードバンドルータに接続し、インターネットから利用可能にする。 例２： ...
17
メモリの選択、外部メモリ・インタフェース・ハンドブック、Volume 2、第1章
... は、クロック・サイクルごとに 2 つのデータ転送を実行する DDR 方式を 使用します。RLDRAM II SIO デバイスは、ライト・データ（メモリへの入力）に D ピ ンを使用し、リード・データ（メモリからの出力）に Q ピンを使用します。そのと きに、RLDRAM II CIO デバイスは、リード・データおよびライト・データの両方とも ...
15
HPE 58x0AF Switch システム構成図
... ネットワークの両方 のデータセンター ネットワークを集約・保護します。これにより、HPE Converged Infrastructure で相互運用可能なリソースの共有プールを利用できるようになります。 最適化された 1 層または 2 層から成るネットワークを提供し、3 階層構造のレガシー ネットワークを統合できるネットワーク ソリューションは、FlexFabric ...
14
StoreEasy 1x40 RAID構成ガイド
... タワー型 2Uラックマウント型 2Uラックマウント型 2Uラックマウント型 ブレード型 ユーザー数 1,300ユーザまで 1,300ユーザまで 3,400ユーザまで 5,000ユーザまで 20,000ユーザまで 25,000ユーザまで プロセッサー Intel® Xeon® E5-2403v2 Intel® Core® i3-4130 Intel® Xeon® E5-2407 ...
36
インターフェイス内外での ASA バージョン 9.x SSH および Telnet の設定例
... SSH に必要である ASA ファイアウォール用の RSA キー ペアを生成します。 ASA(config)#crypto key generate rsa modulus modulus_size 注: modulus_size（ビット単位）は 512、768、1024、または 2048 のいずれかになります。 指定する鍵モジュールのサイズが 大きいほど、RSA ...
14
目次 1. 概要 製品構成 用語集 SECUDRIVE Device Control Basic インストールUSBメモリの構成 プログラムのインストール 体験版から正規版への変更
... 17 トレイアイコンのメニューから“SECUDRIVE Device Control Basic”または、Windowsのスタートメニュー から“SECUDRIVE Device Control Basic”を実行するとパスワードの入力画面が表示されます。この画 面で初期設定の際に設定したパスワードを入力します。 ...
53
SH7734 グループ シリアルフラッシュメモリからのブート例 アプリケーションノート
... 8.4 アプリケーションプログラム転送情報（appinfo）の生成 表 8.5にアプリケーションプログラム転送情報（appinfo）を生成するための構造体を示します。アプリケー ションプログラムの先頭アドレスと最終アドレスは、セクションアドレス演算子（__sectop、__secend）を使 用して取得します。この構造体は DAPPINFO セクションに配置します。app_top ...
58
内部構成図 本書におけるイラストのサイズ 製品の取り付け位置等は実際の製品と異なる場合があります 前面 HDDベイ構成 2 x 3.5 型ホットスワップ SAS HDD 8 倍速 /24 倍速 HDD ベイ IDE DVDROM/CDRW 2 x 3.5 型シンプルスワップ SATA HDD バック
... フリーダイヤル ： 0120-47-3301 受付時間 ： 月曜∼金曜 9:00 ∼ 12:00 および 13:00 ∼ 17:00 (土 ・ 日 ・ 祝、 6 月 17 日、 12 月 30 日 -1 月 3 日を除く) ...
13
HP ProLiant Gen8サーバーでのDDR3メモリの構成と使用
... DIMM の種類が同じ場合、ランク数が多い方が負荷レイテンシが小さくなります。ランク数が多いほど、 メモリコントローラーでメモリ要求の並行処理を多く実行できます。これにより要求キューが短くなるので、レイテンシが小 さくなります。 CAS レイテンシ。CAS（Column Address Strob）レイテンシは DRAM ...
21
オーディオ・コーデック製品 TLV320AIC32x4 の設計と構成の手引き
... ヘッドフォン出力とライン出力は両方とも、プログラマブルなコモン電圧を基準電圧とします。これらの出力がシングルエンド 方式で駆動されるアプリケーションでは、出力端子と負荷の間にDCブロッキング・コンデンサ(DC blocking capacitor)が必要 になります。このコンデンサの値は、必要なカットオフ周波数と負荷によって変わります。ポータブル・オーディオ・アプリ ...
27
CPU 31xC および CPU 31x： 構成
... す。 2 個の RS 485 リピータ間で実現可能な最大ケーブル長は、セグメントの最大ケー ブル長に対応します。 ただしこの最大ケーブル長の場合、2 個の RS 485 リピータ間に ノードを追加することはできないことに注意してください。 最大 9 個の RS 485 リピ ータを直列接続することができます。 ...
416
Office 365/G Suiteご利用時の構成例
... パターン3：DMZ , パブリッククラウドに設置 – アーカイブ+誤送信防止 メリット Exchange Onlineのジャーナルメールを取得することが出来るため、社外との送受信 メールおよび社内間のメールをアーカイブすることが可能です。アーカイブしたメー ルはGUARDIANWALL Mailファミリーの画面から素早く検索することが出来ます。 ...
13
メモリの選択、外部メモリ・インタフェース・ハンドブック、Volume 2、第1章
... Termination の DIMM 上のシグナル・インテグリティの改善、および電力を削減する 低電源電圧などの追加機能が含まれています。 DDR3 SDRAM DDR3 SDRAM は、SDRAM の最新世代です。DDR3 SDRAM は内部的に 8 バンクの DRAM として構成され、それが高速動作を達成するために 8n ...
14
背景 並行システム : 協調する複数の処理 ( プロセス ) から構成されるシステム 並行システムの例 ( 昇降舵のフライバイワイヤ ) 操縦桿 x2 角度 x3x2 ジャイロ x3 重量計 x4 フラップ LVDT IRU WOW FSACE PB 優先ボタン x2 MON モニタ COM コマン
... CSPモデルはメッセージパッシング通信を採用 ⇒ 協調部（並行処理）とデータ部を分割して設計しやすい 比較：共有メモリではプロセス間の結合強度が高い（分割しにくい） x z y ...
24
時間インタリーブ方式ADCシステム向け高精度クロックの生成
... Figure 2での実効サンプリング･レートは4・Fsです。ただし数学的 な単純さとは裏腹に、このようなシステムの構築は複雑です。ハード ウェアが不完全だと、システムの性能が損なわれることがあります。 時間インタリーブ方式ADCシステムを設計する場合、どんなハード ウェアの設計にもつきまとうノイズや非線形性の問題に加えて、各 ...
10
HPE 59x0 Switch システム構成図
... トラフィック の統合、仮想環境の通信基盤の最適化、超大容量パケット バッファー機能などを 1 つのデバイスで実現する画期的な ToR 型スイッチです。また、DCB、TRILL、 EVB/VEPA など次世代データセンター機能についても、追加ライセンス不要で実装しており利用可能です。 ...
27