Quartus II はじめてガイド
Quartus II はじめてガイド - TimeQuest によるタイミング制約の方法
... この資料は、FPGA/CPLD のデザイン（回路）に対して、タイミング制約を与える際に使用するタイミング制約用 ファイル（SDC ファイル）の作成方法について説明しています。上図の開発フローの中の「制約を設定する」で必要 となることが、主に書かれています。 元々 は ASIC 業界の標準フォー マットに なっ ている Synopsys Design Constraints (SDC) ファイルを FPGA/CPLD ...
32
Quartus II はじめてガイド - プロジェクトの作成方法
... また、Run …… のオプションにチェックを入れると、コンパイル･フロー中に、指定した EDA ツールを自動的に起動する ことができます。 ※ この場合、 Native Link を使用する必要があります。詳細については、 FPGA/CPLD 関連アルティマ技術情報サイト 「 EDISON 」 にて公開中の資料 『 Quartus II はじめてガイド - EDA Tools Settings 』 ...
12
Quartus II はじめてガイド - EDA ツールの設定方法
... Quartus II はじめてガイド – EDA ツールの設定方法 NativeLink の設定 4. Quartus II 開発ソフトウェアでは、EDA 論理合成ツールや EDA シミュレーション・ツールの実行を Quartus II 開 発ソフトウェア操作フローに統合することが可能です。この機能を使用することで、論理合成ツールの GUI を起動 ...
16
Quartus II はじめてガイド - プロジェクトの作成方法
... Quartus II はじめてガイド ‐ プロジェクトの作成方法 1. はじめに Quartus ® II はユーザ・デザインをプロジェクトで管理します。プロジェクトは、デザインのコンパイルに必要 なすべてのデザイン・ファイル、設定ファイルおよびその他のファイルで構成されます。そのため開発を始め るには、まずプロジェクトを作成する必要があります。 ...
15
Quartus II はじめてガイド - Convert Programming File の使い方
... ※ JIC ファイルの詳細は、本資料を入手された販売代理店の技術情報サイトにて公開中の下記資料をご 参照ください。 『 Quartus II – JTAG Indirect Configuration ユーザ・ガイド』 ① 変換する SOF ファイルを指定します。SOF Data 行を選択します。Add File ボタンをクリックして、SOF フ ァイルを選択します。 ...
9
Quartus II はじめてガイド - デバイス・プログラミング方法
... この資料では、 Quartus ® II の Programmer の操作方法を紹介しています。 Programmer を使用し、デバイスにプログラミング （デバイスへの書き込み） を行います。アルテラのデバイスへデータを書 き込むときには、プログラミング・ハードウェアを使用します。はじめて使用する場合は、各プログラミング・ハードウェアのドライ バ・インストールが必要です。 ...
14
Nios® II はじめてガイド - Nios® II 簡易チュートリアル
... II はじめてガイド」シリーズは、Nios ® II プロセッサをはじめて使用するユーザ向けの資料です。 この資料は、インテル ® Quartus ® Prime 開発ソフトウェアや Nios ® II Software Build Tools for Eclipse（Nios ® II SBT）を 使用して、Nios ® II ...
24
Quartus Prime はじめてガイド - Signal Tap ロジック・アナライザ 簡易チュートリアル
... ③ Do you want to enable Signal Tap File “ st_demo.stp ” for the current project? とメッセージが表示されます。 Yes ボタンをクリックし、STP ファイルをプロジェクトに登録します。 関連情報 : 「 Quartus Prime はじめてガイド ‐ Signal Tap ロジック・アナライザの使い方」 の “4‐1. デザインに ...
18
Quartus II はじめてガイド ‐ Device and Pin Options 設定方法
... Configuration ページ コンフィギュレーションに関するオプションが設定できます。コンフィギュレーション・モード、およびコンフィ ギュレーション・デバイスなどが選択可能です。（デバイス・ファミリにより、選択項目が異なります。） 各オプションの説明 ◆ Configuration scheme コンフィギュレーション方法を選択します。 ◆ Con[r] ...
22
Quartus II はじめてガイド - Device and Pin Options 設定方法
... ＜対象デバイス ： Stratix V、Stratix IV、Arria V、Arria II、Cyclone V、Cyclone IV、MAX V、MAX II＞ Enable INIT_DONE output.. INIT_DONE ピン（オープン・ドレイン出力）を有効にするオプションです。このオプションを有効にして INIT_DONE ピンを外部で[r] ...
24
Quartus II はじめてガイド - よく使用するロジック・オプション設定方法 （個別設定）
... ① Pin Planner を起動します。（Assignments メニュー ⇒ Pin Planner をクリックする、または Tasks ウィ ンドウ内 Assign Constraints ディレクトリ ⇒ Edit Pin Assignments （Open Pin Planner） をダブルクリ ックします。）. ② All Pins リスト（P[r] ...
21
Quartus II はじめてガイド - EDA ツールの設定方法
... ① Assignments メニュー ⇒ Settings… ⇒ EDA Tool Settings の項目から Simulation を選択します。 ② Tool name のプルダウン・リストより、EDA シミュレータ・ツールを選択し、Run gate-level simulation. automatically after compilatio[r] ...
15
Quartus II はじめてガイド - 回路図エディタの使い方
... ② File メニュー ⇒ Create/_Update ⇒ Create HDL Design File for Current File を選択します。 ③ HDL 言語のタイプ （VHDL または Verilog HDL） を選択し、OK ボタンをクリックします。 ④ “Create VHDL （Verilog HDL） File [r] ...
25
Quartus II はじめてガイド － Device & Pin Options 設定方法
... Configuration タブ コンフィギュレーションに関するオプション設定を行います。コンフィギュレーション・モード、およびコンフィギュレーション・デバ イスが選択できます。（デバイス・ファミリにより、選択できないオプションがあります。） 各オプションの説明 ◆ Configuration scheme コンフィギュレーション方法を選択します。選択可能な[r] ...
17
Quartus II はじめてガイド - 回路図エディタの使い方
... ② File メニュー ⇒ Create/_Update ⇒ Create HDL Design File for Current File を選択します。 ③ HDL 言語のタイプ（VHDL または Verilog HDL）を選択し、OK ボタンをクリックします。 ④ “ Create VHDL(Verilog HDL) File was s[r] ...
22
Quartus II はじめてガイド - プロジェクトの作成方法
... すでに作成されたプロジェクトを起動させる際に、そのプロジェクトを作業していた Quartus II 開発ソフトウェアの バージョンと、プロジェクトを起動させる Quartus II 開発ソフトウェアのバージョンが異なる（例えば、過去 Quartus II 開発ソフトウェア v13.1.4 で作業していたプロジェクトを Quartus II 開[r] ...
25
Quartus II はじめてガイド - ピン・アサインの方法
... ② Assignments メニュー ⇒ Pins より Pin Planner を起動します。 ③ View メニュー ⇒ Live I/O Check Status Window を表示させます。. ④ ウィンドウ内の Turn On Live I/O Check ボタン、または Pin Planner 内ツール・バーの Enable Li[r] ...
21
Quartus Prime はじめてガイド - デバイス・オプションの設定方法
... ＜対象デバイス： Stratix V、Stratix IV、Arria 10、Arria V、Arria II、Cyclone V、Cyclone IV、MAX 10、MAX V、 MAX II＞.. ※ 通常の論理回路で用いる非同期リセットとは異なり、デバイス内の全レジスタをリセットするための専用ピンです。.[r] ...
23
Quartus Prime はじめてガイド - Signal Tap ロジック・アナライザの使い方
... Signal Tap IP コアは、1 つの FPGA に複数インスタンスすることが可能です。Signal Tap IP コアを追加する場合 は、Instance Manager ペイン内で右クリックし、Create Instance を選択してください。複数インスタンスすると、 Signal Tap IP コアを構成するためのロジック・エレメントやメモリの消費が[r] ...
28
Quartus Prime はじめてガイド - デバイス・プログラミングの方法
... ④ ファイルの保存 Examine が完了すると吸い出したプログラミング・データは untitled<数字>.pof ファイルと表示されます。そ のデータを Save File ボタンをクリックして、ファイル名を指定してから保存します。 FPGA デバイスの PFL または SFL を活用してデータを吸い出す方式 ① プロ[r] ...
19