• 検索結果がありません。

PLL回路の設計と評価

アナログ回路の設計 評価技術 ( オペアンプ編 ) 2D341 9/27( 木 ),28( 金 ) 11,000 円 LTspice オシロスコープほか オペアンプを用いたアナログ回路の設計 開発の効率化 改善をめざして シミュレーショ ンツールを利用したアナログ回路の設計技術とその評価技術を習得し

アナログ回路の設計 評価技術 ( オペアンプ編 ) 2D341 9/27( 木 ),28( 金 ) 11,000 円 LTspice オシロスコープほか オペアンプを用いたアナログ回路の設計 開発の効率化 改善をめざして シミュレーショ ンツールを利用したアナログ回路の設計技術とその評価技術を習得し

... 2D141 H31.1/17(木)，18(金) 9:15～16:15 筆記用具 パソコン、インターフェイス（ｺﾝﾃｯｸ：DIO-24DY-USB）、 自作入出力ユニット、表計算ソフト（MS：ExceIVBA） パソコンと汎用DIOインターフェースを持ちいた電圧信号の入出力技術を習得することを目 ...

17

1．「研究開発プログラムの設計と評価についての概要」

1．「研究開発プログラムの設計と評価についての概要」

... - ディシプリン型/ミッション型、基礎/応用/開発/事業化ステージ、メカニズム • 実施体制の設定： - PjL・PjM、研究者/イノベータ/アントレプレナの分担・連携・すり合わせ • 意思決定・支援体制・評価体制： ...

21

業務用コージェネレーションシステムの性能評価プログラムと設計手法の構築に関する研究 [ PDF

業務用コージェネレーションシステムの性能評価プログラムと設計手法の構築に関する研究 [ PDF

... CGS を導入している物件にアンケート調査票を送 付し、回答数は 85 件であった。建物用途及び発電出力 制御の集計結果を表 1 に示す。構成比は各件数を総件 数 127 で除した値である。なお建物が複合施設の場合、 複数回答可能となっており、ここでは複合施設の用途 は個別に集計している。最も多い用途は単独の病院で 構成比が ...

4

テスト設計スキル評価方法の提案と実践事例

テスト設計スキル評価方法の提案と実践事例

...  バグ検出能力や作成するテストケースの網羅率との相関 など  スキル評価結果を用いた適切な要員配置  担当工程の振り分け、高スキル者と低スキル者のペア など 達成できたこと ...

25

発表内容 耐タンパ LSI 設計プラットフォーム ( 立命大藤野 ) 暗号処理 LSI の背景説明と耐タンパディペンダビリティー DPA 攻撃の原理と対策回路 (Domino-RSL 方式 ) 耐タンパ性能評価プラットフォーム ( 産総研佐藤 ) 暗号モジュールの安全性評価制度 攻撃評価ボード SA

発表内容 耐タンパ LSI 設計プラットフォーム ( 立命大藤野 ) 暗号処理 LSI の背景説明と耐タンパディペンダビリティー DPA 攻撃の原理と対策回路 (Domino-RSL 方式 ) 耐タンパ性能評価プラットフォーム ( 産総研佐藤 ) 暗号モジュールの安全性評価制度 攻撃評価ボード SA

... „ Domino-RSL回路を使ったSimplified-DES回路チップ試作 „ プログラマブルLSIを指向した配線ｱｰｸﾃｸﾁｬの開発・評価 （２）耐タンパ性能評価プラットフォーム „ フォールトおよび侵襲（破壊）攻撃を行うための暗号LSIの設 ...

32

細胞伸展を目的とした高強度 ペプチドハイドロゲルの設計評価

細胞伸展を目的とした高強度 ペプチドハイドロゲルの設計評価

... ヒト受精卵を用いた臨床研究 単一胚移植した８例のうち、TECS培養区の７例では 着床し、４人の男の子と３人の女の子が生まれた。 体外受精からの胚盤胞到達率 最高品質胚盤胞の割合 ...

24

シミュレーションによる集積回路設計 ーデバイスモデリングの重要性ー

シミュレーションによる集積回路設計 ーデバイスモデリングの重要性ー

... クロックスピードと周波数の関係 • 実際のクロックスピードよりも高い周波数 成分まで評価する必要がある • どこまでの周波数を評価するかは解析精 度、速度、アプリケーションに依存する ...

76

電子回路ｼﾐｭﾚｰﾀを用いたﾄﾗﾝｼﾞｽﾀ回路設計1

電子回路ｼﾐｭﾚｰﾀを用いたﾄﾗﾝｼﾞｽﾀ回路設計1

... 近年、MPU のペンティアム，Ⅱ，Ⅲ，Ⅳの登場により計算機としての能力が飛 躍的に向上しました。また、OS も WINDOWＳ時代に入り操作性もよくなり、さら に、シミュレータ自体の価格も評価バージョン（無料）から製品バージョン（5,60 万円）まで下がってきました。これにより一般の会社をはじめ個人のレベルに至るま ...

153

論理回路設計

論理回路設計

... 評価ボード：DE０を使って、4ビット加算器を設計する。 １．入力データ： ﾎﾞﾀﾝｽｲｯﾁを使って、押下回数を入力数とする。 Button0 ： 被加数の入力。 HEX0へｈｅｘ表示。 ０～Fをトグルする。 Button2 ： 加数の入力。 HEX３へｈｅｘ表示。 ０～Fをトグルする。 Button1 ： リセッの入力。 ...

100

論理回路設計

論理回路設計

... 評価ボード：DE０を使って、4ビット加算器を設計する。 １．入力データ： ﾎﾞﾀﾝｽｲｯﾁを使って、押下回数を入力数とする。 Button0 ： 加数の入力。 HEX0へ16進表示。 ０～Fをトグルする。 Button2 ： 被加数の入力。 HEX３へ16進表示。 ０～Fをトグルする。 Button1 ： リセッの入力。 ...

76

論理回路設計

論理回路設計

... 16 評価ボード：DE０を使って、4ビット加算器を設計する。 １．入力データ： ﾎﾞﾀﾝｽｲｯﾁを使って、押下回数を入力数とする。 Button0 ： 加数の入力。 HEX0へ16進表示。 ０～Fをトグルする。 Button2 ： 被加数の入力。 HEX３へ16進表示。 ０～Fをトグルする。 Button1 ： リセッの入力。 ...

80

第3四半期決算短信 財務業績情報：決算短信|エヌエフ回路設計ブロック

第3四半期決算短信 財務業績情報：決算短信|エヌエフ回路設計ブロック

... （１）経営成績に関する説明 ……………………………………………………………………………２ （２）財政状態に関する説明 ……………………………………………………………………………３ （３）連結業績予想などの将来予測情報に関する説明 ………………………………………………３ ２．四半期連結財務諸表及び主な注記 …………………………………………………………………４ ...

10

PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2

PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2

... ループフィルタに用いる部品  他の信号ラインと干渉が生じないよう配置  大容量セラミックは振動すると圧電効果によるノイズが発生するので注意  ADIsimPLLでフィルタ定数とロック特性のパラメータが確認できる ...

42

AND9041JP - NCL30051を使用した高効率 LEDドライバ回路の設計

AND9041JP - NCL30051を使用した高効率 LEDドライバ回路の設計

... ON Semiconductor Website: www.onsemi.com Order Literature: http://www.onsemi.com/orderlit For additional information, please contact your local Sales Representative.[r] ...

13

ハードウェア記述言語を用いた行列演算専用回路設計

ハードウェア記述言語を用いた行列演算専用回路設計

... B.8 の ウインドウが表われたら，シミュレーションしたい内部信号を選択し，”close” を押す．そして， “メニュー” にあるスパナのアイコンを押して，シミュレーションする動作時間を決める．それ を決めたら，“メニュー” のボタンのような “Go” アイコンを押して，シミュレーションを開始 する．シミュレーションに成功すると，図 ...B.9 ...

73

回路設計 WEBラボ:高速差動アンプの構築とそこで生じた負性抵抗の解析

回路設計 WEBラボ:高速差動アンプの構築とそこで生じた負性抵抗の解析

... 5 のような、 学生の方がシミュレーションした結果もついておりました。 図 3 の回路（抵抗が 2kΩと 40Ω）は正常にシミュレーションで きるのですが、図 4 のように「同じ利得で帰還抵抗を 500Ωに す る と 発 振 し て し ま う 」 と の こ と で す 。 発 振 ...

12

PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2

PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2

... フラクショナル NよりインテジャーN型が良好なケース  非常に低いスプリアス・レベルが要求される場合  フラクショナルN型特有のスプリアス・ノイズが出てくる  周波数固定で位相雑音が重要な場合 ...

37

回路設計 WEBラボ:10ビットのプチDACをRTLで動かしてみる（おまけソースつき）

回路設計 WEBラボ:10ビットのプチDACをRTLで動かしてみる（おまけソースつき）

... にプログラミングしてみて、SPI のシリアル波形を ロジアナで観測してみました。図 10 は SPI の 1 シーケンスのよ うすです。1 フレームを表す SYNC 信号が L になっているのが見 えます。図 11 はシーケンス間のようすを観測してみたものです。 SYNC の立下りが 2 箇所みえます。1 ...

6

第3四半期報告書 財務業績情報：有価証券報告書|エヌエフ回路設計ブロック

第3四半期報告書 財務業績情報：有価証券報告書|エヌエフ回路設計ブロック

... 目 次 頁 【表紙】 ……………………………………………………………………………………………………………………… １ 第一部 【企業情報】……………………………………………………………………………………………………… ２ 第１ 【企業の概況】…………………………………………………………………………………………………… ２ １ ...

23

TINA-TITMによるオペアンプ回路設計入門 (第５回) 1.2 半導体素子 (MOSFET)

TINA-TITMによるオペアンプ回路設計入門 (第５回) 1.2 半導体素子 (MOSFET)

... m)です。 と はドレインとソースの拡散領域の面積 (単位 m 2 )です。 と はドレインとソースの周囲の長さ(単位 m)です。 と はドレイン拡散領域とソースの拡散領域の単位面積当たりの 倍数を示し、この値は表 ...1.2.6 の ...

27

Show all 10000 documents...

関連した話題