• 検索結果がありません。

MIPS 5900 プロセッサでの実装

ハードウェア記述言語を用いた行列計算専用プロセッサの設計

ハードウェア記述言語を用いた行列計算専用プロセッサの設計

... シミュレータが回路起こる現象全てをカバーすることができないため, シミュレーション段階得られる結果と,回路実際動作間にしばしば相違が ある.従って, EDIF ファイルにもとづいて集積回路を製造した後,その集積回路 に対してテストを行なわない限り設計を完全に検証することができない.しかし, ...

89

TIのSitaraプロセッサ上のEtherNet/IP

TIのSitaraプロセッサ上のEtherNet/IP

... Sitara プロセッサに統合する場合、 PRU は MAC 学習、ストーム防止、 パケット 統計など機能を含む基本的なイーサネット・スイッチ・プロトコルを実装します。各 PRU を構成 している 2 つリアルタイム・コアは、それぞれが独立して 2 つ物理ポートを制御します。図 に示すように、各 PRU コアが 1 組 RX/TX を制御します。 ...

13

アプリケーションプロセッサを用いた画像ソリューションの構築

アプリケーションプロセッサを用いた画像ソリューションの構築

... あ ら ま し アプリケーションプロセッサを用いた画像ソリューションとは,富士通得意とする 画像処理技術を生かし,ソフトウェアや評価ボードを含めたアプリケーションプラット フォームを顧客に提供する形態ある。このプラットフォームを使用することにより, セットメーカある顧客は多機能な新製品を短期間に開発し,市場へ投入することが ...

10

「FPGAを用いたプロセッサ検証システムの製作」

「FPGAを用いたプロセッサ検証システムの製作」

... Write オペレーションは最も複雑、4 つ以上ステップ実行される。まず Write ステップ データバスから書き込みためコマンドを入力し、アドレスバス書き込み先アドレスを入力 する。次 Write ...

33

システム要件 ウイルスバスタービジネスセキュリティサービス 6.5 Windows 用クライアント CPU x86 アーキテクチャの Intel Pentium4 プロセッサまたは互換プロセッサ x64 アーキテクチャのプロセッサ (AMD64 および EM64T に対応 IA64(Itanium

システム要件 ウイルスバスタービジネスセキュリティサービス 6.5 Windows 用クライアント CPU x86 アーキテクチャの Intel Pentium4 プロセッサまたは互換プロセッサ x64 アーキテクチャのプロセッサ (AMD64 および EM64T に対応 IA64(Itanium

... ※上記すべて OS Server 版にも対応 ※特に断りない限り、最新バージョン含め 5 世代バージョンをサポートします。新バージョ ンがリリースされた際には、順次検証を実施し、サポート対象となります。その際、サポート 対象にできない状況がある場合には、別途情報を記載します。 ...

5

ハイエンドプロセッサ内蔵SRAM技術

ハイエンドプロセッサ内蔵SRAM技術

... このような微細なトランジスタを大量に使用する こと製造ばらつき影響を大きく受けるようにな る。そこで,個々トランジスタ製造ばらつきを 反映させた場合にメモリセル特性がどのように分 布するかをシミュレーションした結果を図-2(a) に示す。縦軸はメモリセル性能指標一つある ...

6

Nios IIプロセッサ・リファレンス・ハンドブック、セクション I. Nios IIプロセッサ Ver. 1.2

Nios IIプロセッサ・リファレンス・ハンドブック、セクション I. Nios IIプロセッサ Ver. 1.2

... Builder グラフィカル・ユーザ・インタフェース (GUI)を使用して、任意ペリフェラルとメモリ・インタフェース を持つ Nios II プロセッサ・システムをコンフィギュレーションするこ とができます。また、回路図やハードウェア記述言語(HDL)によるデ ザイン入力を実行することなく、プロセッサ・システム全体を作成でき ます。SOPC Builder ...

56

HPE 5900AF/5800AF/5700 Switch システム構成図

HPE 5900AF/5800AF/5700 Switch システム構成図

... HPE 5900AF Switch シリーズ HPE 5900AF スイッチは、高密度かつ超低遅延を実現する Top-of-Rack (ToR) 型スイッチ、HPE FlexNetwork アーキテクチャーに基づく HPE FlexFabric ソリューション向け製品です。HPE 5900AF スイッチは、大規模データセンターサーバー アクセス ...

41

ルート プロセッサ

ルート プロセッサ

... CPU デュアル プロセッシング CPU Symmetric Multoprocessor(SMP)は、 ルート処理を実行します。また CPU は、MSC Service Processor(SP; サービス プロセッサ)としても機能し、RP 温度、電圧、電源装置 マージン(工場試験時)および ID EEPROM を監視します。 ...

6

SESにおけるCustom Searchインタフェースの実装 - search.oracle.comでのケース・スタディ

SESにおけるCustom Searchインタフェースの実装 - search.oracle.comでのケース・スタディ

... FreeMarker 実装 ここ説明したカスタム UI 実装は、UI を実装するために FreeMarker を使用 しています。FreeMarker はテンプレート・エンジン、テンプレートに基づいた 出力を生成する一般的なツールです。このテンプレートは、jsp から実際 UI ...

13

プロセッサ メモリ パリティ エラー(PMPE)

プロセッサ メモリ パリティ エラー(PMPE)

... ● ハード パリティ エラーこのタイプエラーは、データ破損につながるチップ障害または ボード障害が起きたときに発生します。 この場合は、該当するコンポーネント再装着ま たは交換が必要になります(多く場合、メモリ チップやボード交換が必要になります )。 同じアドレス複数パリティ ...

6

仮想化権利のみの違い Standard エディションでは 2 つの仮想インスタンスを実行でき Datacenter エディショ ンでは無制限の仮想インスタンスを実行できます プロセッサベースの一貫したライセンスモデル サー バーあたり最大 2 基の物理プロセッサを対象とします Essentials

仮想化権利のみの違い Standard エディションでは 2 つの仮想インスタンスを実行でき Datacenter エディショ ンでは無制限の仮想インスタンスを実行できます プロセッサベースの一貫したライセンスモデル サー バーあたり最大 2 基の物理プロセッサを対象とします Essentials

... Datacenter ライセンスは、無制限仮想化権利を提供するので、サーバー上仮想 OSE 数を追跡す る必要なくライセンスされた複数サーバー間仮想 OSE を追加および移動できる柔軟性があります。高度な仮想化が必要ない サーバー場合、Windows Server Standard ...

13

NANDフラッシュ・コントローラ、ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル(TRM)

NANDフラッシュ・コントローラ、ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル(TRM)

... コピー・バック動作 NAND フラッシュ・コントローラはコピー・バック動作をサポートしています。しか し、フラッシュ・デバイスはこの機能に対するサポートが制約されている可能性 があります。コピー・バックをサポートしていないデバイス上コピー・バック動 作実行を試みる場合、NAND フラッシュ・コントローラは割り込みをトリガしま ...

36

第一章 本書の概要 ( ア ) はじめにいわゆるサーバ用プロセッサである Xeon と いわゆるデスクトップ用プロセッサである Core i7 の違いを性能の観点からまとめました 性能とは例えば速さなどの数値のことで 機能 ( できること ) の違いについては立ち入りません Xeon の方がなんとな

第一章 本書の概要 ( ア ) はじめにいわゆるサーバ用プロセッサである Xeon と いわゆるデスクトップ用プロセッサである Core i7 の違いを性能の観点からまとめました 性能とは例えば速さなどの数値のことで 機能 ( できること ) の違いについては立ち入りません Xeon の方がなんとな

... ヒットと呼び、こ 場合 Row アクセス時間はかからないので CAS レイテンシ = メモリレイテンシ 正しいです。しかし、 Row Buffer がヒットしなかった場合( Row Buffer ミス)は Row アクセスをする必要がありその時間は無視できないほど大きいため、メモリレイテ ンシは CAS レイテンシとは大きく異なります。 Row Buffer ...

15

FPGAを用いた行列計算専用プロセッサの設計

FPGAを用いた行列計算専用プロセッサの設計

... [1] 、また、計算アルゴリズム並列化一つモデルを作成した [2] 。 専用計算機計算対象、計算アルゴリズムが決定したところ、次は計算アルゴリ ズムを実際にハードウェア化することが課題ある。ハードウェア化に際して、まず 検討しなければならないことは設計手段と使用するテクノロジーあるが、前節述 ...

139

富士通SPARC64 VII プロセッサ

富士通SPARC64 VII プロセッサ

... ら 回復 SECDED : Single Error Correction Double Error Detection L1 キ ャ ッ シ ュ、 L2 キ ャ ッ シ ュ、 TLB はウ ェ イ 単位縮退が可能です。 エ ラ ー発生回数を機能単位ご と にカ ウ ン ト し 、 単位時間あた り エ ラ ー回数が上限値を越え る と 縮退し て、 ...

13

HOME > 販売終了製品 ELSA GLADIAC GTX 580 3GBはDirectX 11に対応したNVIDIA GeForce GTX 580グラフィックスプロセッサを搭載 512 基のCUDAコアを実装し 従来のGPUと 較してジオメトリパフォーマンスが 幅に 速化 ベーパーチャンバー

HOME > 販売終了製品 ELSA GLADIAC GTX 580 3GBはDirectX 11に対応したNVIDIA GeForce GTX 580グラフィックスプロセッサを搭載 512 基のCUDAコアを実装し 従来のGPUと 較してジオメトリパフォーマンスが 幅に 速化 ベーパーチャンバー

... 冷却機構には、ヒートシンク部分にベーパーチャンバーを採⽤した2スロットサイ ズ⼤型ファンを搭載。ベーパーチャンバークーラーは放熱フィン全体に効率よく 熱を伝える事が可能となり、内部発⽣した熱をクーラー冷気によりPCケース 外へ排熱します。熱循環効率が上昇したことによりファン回転数を⼤幅に抑 ...

8

ATmega128L上でのペアリング暗号の高速実装

ATmega128L上でのペアリング暗号の高速実装

... Vol. 49 No. 11 1–11 (Nov. 2008) ATmega128L 上ペアリング暗号高速実装 石 黒 司 †1,∗1 白 勢 政 明 †1 高 木 剛 †1 近年, ユビキタス社会発達に伴い, 無線センサネットワーク (WSN) が実用化され 始めており, ...

11

HPE 5900CP Switch システム構成図

HPE 5900CP Switch システム構成図

... Infrastructure 重要なコンポーネントになっています。HPE FlexNetwork アーキテクチャーは、FlexFabric、FlexCampus、FlexBranch、および FlexManagement 4 つ相関するモジュール式ビルディング ブロック ...

13

ルート プロセッサ

ルート プロセッサ

... RP カードは、Cisco CRS-1 4 スロット ラインカード シャーシ内ルート処理、アラーム、ファン、 および電源装置コントローラ機能を実行します。また、 RP カードと各ファン トレイ / 電源装置を 接続する i2c 通信リンクを使用して、ファン、アラーム、電源装置を制御します。 冗長性を確保するには、シャーシごとに 2 つ RP カードを搭載する必要があります。1 つは プラ ...

6

Show all 10000 documents...

関連した話題