LSIの設計フロー２：トランジスタ回路設計
マイクロ波トランジスタと増幅器の設計
... 選択肢はいくつも存在する．実際には，所望特性， 回路要素数，回路の大きさ，コスト，実現性などを 考慮して選択する．以下ではリアクタンス集中定数 素子構成の回路を例に整合回路の構成法及び整合回 路の基本性質について具体例を交えて解説する． ...
10
シミュレーションによる集積回路設計 ーデバイスモデリングの重要性ー
... L g R g 各寄生コンポーネントの値が既知で，全体のSパラメータが測定されたとき， 回路図中にある“MOSFET”のYパラメータを求めよう．ただしS<->Y<->Zの 変換は単にZ->Yのように表現する． ...
76
目次 1. 基本方針 重要部品の入手確認と代替品の検討 仕様 回路構成検討 回路設計 筺体 電源回路ブロック図 電源トランスの容量確認 パワーアンプ部 発振対策...
... ところで、二段目で Io 制御ができるよう調整したが、やはり、極力回路定数は変えたくない。所詮 Io のコントロールをしているのは一段目のサーミスタのところなのでここだけの変更に留めたい。前は、 初段の 1.5KΩを 1.8KΩにして電圧降下量を増大させたのだが、今回は、サーミスタ側の抵抗値を増やす ...
51
アナログ回路の設計 評価技術 ( オペアンプ編 ) 2D341 9/27( 木 ),28( 金 ) 11,000 円 LTspice オシロスコープほか オペアンプを用いたアナログ回路の設計 開発の効率化 改善をめざして シミュレーショ ンツールを利用したアナログ回路の設計技術とその評価技術を習得し
... 1D002 筆記用具 Raspberry Piおよび周辺機器、LED、ブレッドボード H31.2/20(水)，21(木)，22(金) 9:00～16:00 電子・情報通信機器の改善や開発業務の効率化をめざして、ターゲットボードへのLinux実 装やアプリケーション開発実習により、組込みLinuxの概要、メリット・デメリット、開発環 ...
17
回路設計 WEBラボ:帰還回路の位相余裕が同じならオーバーシュートはいつも同じか？
... ところでこの「答えを最初に書け」は大学のレポートでの書く 順番として「結果と考察を最後に書くのだ」と教わってきた私 には衝撃でした（さすがに今は当たり前のことだと思います）。 といっても学術論文や書籍や記事、そしてプレゼンテーション でも「つかみ」が大事です。出だしでうまく「答えを最初に」 のエッセンス（すべて言ってしまってはつまらないのですが） ...
17
Microsoft Word - 基礎編＜２０＞siRNA設計.doc
... DNASIS Pro では、任意のシーケンスから、お客様自身の手によって簡単に、特異性の 高い siRNA 設計を行うことができます。今回は Local Blast と Internet Blast の両方を 使う方法について、ご紹介します。 本マニュアルでは、お客様の PC に DNASIS ProV2.7 トライアル版がインストールされ、ファ ...
6
ハードウェア記述言語を用いた行列演算専用回路設計
... B.1.4 PeakFPGA でのシミュレーション方法 シミュレーションはプロジェクトウインドウにテストベンチ用の VHDL ファイルを挿入する ことでできる．その VHDL ソースには，テストベンチの対象となるソースと同じ port を宣言 し，それと同じ signal も宣言する．そして，その port に使われている信号を並べた DUT 文を begin ...
73
回路シミュレータ/MATLABリンク~詳細回路設計におけるシステムレベル検証~
... アナログ・デジタル混在回路の解析 モンテカルロ解析 スモーク解析 制御ロジック設計 複合物理領域の解析 最適化・レポート生成 2D/3Dグラフィックス 組込み用コード生成 https://jp.mathworks.com/products/simulink.html ...
45
ASIC設計手法を用いた集積回路設計及びLSIテスタでの動作検証
... 一方、 FPGA はリコンフィギャラブルな特徴を持ち、短 期間で開発できる利点があるため急速に普及してきた。 FPGA を用いたデジタル回路設計において FPGA 内部は ブラックボックス化されており、内部でどのような回路構 成になっているか確かめることは難しくなってきている。 加えて、大規模・高性能化するにつれて消費電力・製造コ ...
5
Verilog HDL による回路設計記述
... (宣言) ‘reg [3:0] data [0:255]’ は 4 ビットのレジスタ 256 個の配列 (参照) ‘data[5]’ は 4 ビット、‘data[5][3:1]’ は上位 3 ビット wire は配線要素、 reg は記憶要素にだいたい相当 reg が 必ずしもフリップフロップにはならない ...
24
ディジタル電子回路 設計演習課題
... 24時間時計の仕様（設計例） 入力信号 クロック（ CLK）として100MHzを入力 リセット（ RSTN）は初期リセット（内部状態の全クリア） SETHにより時カウンタの時刻合わせ（1秒毎に＋１） SETMにより分カウンタの時刻合わせ（1秒毎に＋１） SCLRにより秒，0.1秒，0.01秒のリセット ...
26
TINA-TITMによるオペアンプ回路設計入門 (第５回) 1.2 半導体素子 (MOSFET)
... ポケット･インプラント処理は、MOSFET のドレイン電流フリッカ雑音、ボディ効果、スレッショルド電圧偏差などを増やす 副作用があるため、アナログ MOSFET と I／O MOSFET ではマスク処理を行いポケット･インプラントを回避しています。 ダイナミックレンジが広い回路やモータードライバーなどは高い電源電圧が必要です。ゲート長 ...m の CMOS プロセスは ゲート絶縁膜 (SiO ...
27
第3四半期報告書 財務業績情報：有価証券報告書|エヌエフ回路設計ブロック
... また、そのためにはコーポレート・ガバナンスの充実が重要な経営課題という認識のもと、倫理行動規範 の制定や内部監査などによる法令違反行為の未然防止、執行役員制度導入による意思決定と執行の分離、社 外取締役・社外監査役の選任による取締役会・監査役会の機能強化等により健全な企業活動を推進し、株主 ...
23
書き換え可能なゲート素子を持つデバイスを用いた行列計算専用集積回路の設計
... によって記述し、シミュレーションによって、この計算アルゴリズムをハードウェア レベルで動作させるためのモデルを作成した。 '98 年度は、山岡 [5] と私により、先に製作された基板を利用してハウスホルダ法の アルゴリズムを使い、実際に行列の固有値と固有ベクトルの計算をハードウェア上で 動作させた。まず、基板と PC ...
175
回路設計 WEBラボ:10ビットのプチDACをRTLで動かしてみる（おまけソースつき）
... にプログラミングしてみて、SPI のシリアル波形を ロジアナで観測してみました。図 10 は SPI の 1 シーケンスのよ うすです。1 フレームを表す SYNC 信号が L になっているのが見 えます。図 11 はシーケンス間のようすを観測してみたものです。 SYNC の立下りが 2 箇所みえます。1 フレーム全長と次のフレー ...
6
第3四半期決算短信 財務業績情報：決算短信|エヌエフ回路設計ブロック
... ≪電子部品分野≫ 電子部品分野では、当社が得意としているアナログデバイステクノロジをベースにして、航空宇宙・社会イ ンフラ関連を中心にお客様の個別のニーズに応えるカスタム製品の拡販に努めました。当期においては、社会 インフラ関連市場向けは堅調に推移したものの航空宇宙関連での落ち込みがあり、全体としては前年同期を下 ...
10
回路設計 WEBラボ:高速差動アンプの構築とそこで生じた負性抵抗の解析
... 抵抗値を大きくして「負性抵抗」を計算してみる さて抵抗を R1 500Ω ⇒ 2500Ω、R2 20Ω ⇒ 100Ωに変更した条 件で、シミュレーションした結果を図 23 に示します。依然とし て負性抵抗は発生しています（緑のプロット）が、リアクタン ス成分が大きく、リアクタンスがゼロになる（つまり位相が－ 180°になる）発振条件にはなっていません。一方、リアクタン ...
12
目次 1. はじめに 当ドキュメントについて 環境設計 フロー モデルの設計 ログイン タイプの決定 その他情報の決定 IBM Connections Cloud との
... 1.4. IBM Connections Cloud 利用における制約事項 IBM Connections Cloud ではログイン ID となるメールアドレスがユニークであることが必須です。 よって１ユーザー毎にユニークなメールアドレスを用意してください。 もし AD 内で複数のユーザーが単一のメールアドレスを共有している場合、IBM Connections Cloud へユーザ ...
31
アナログ回路設計のコツ
... ・各種センサ、RFIDや無線LANなどによりインターネットに接続し、識別したり、位置を 特定したり、状態を監視したり、コントロール可能とするビジョン ・ 「2020年には530億個のモノがインターネットに繋がる」と予測 図http://tocos-wireless.com/jp/tech/Internet_of_Things.html ...
49
論理回路設計
... ① 新規プロジェクト（moji_deco）を作成する ② conversion_ascii.vhd （各自で記述内容が異なる） moji_deco.vhd （全員の記述内容が同じ） を設計する。 ③ moji_deco_top.vhd トップ回路をVHDLで設計する ④ テストベンチでシミュレーションを実行し、機能確認する ［QuartusⅡ］ （ﾃｷｽﾄ： 131 ～ ...
76