• 検索結果がありません。

KVMのメモリ・イメージ

Xeon 5600(Westmere-EP)搭載システムのメモリパフォーマンス

Xeon 5600(Westmere-EP)搭載システムのメモリパフォーマンス

... Xeon 5500(Nehalem-EP)では、メインメモリ接続に、FSB(Front Side Bus:フロントサイドバス) ではなく QPI(QuickPath Interconnect:QuickPath インターコネクト)を使用するというパラダイム転換 がありました。Xeon 5600(Westmere-EP)を搭載する PRIMERGY 2 ソケットモデルは、このパラダイム ...

20

ISim ハードウェア協調シミュレーション : Spartan-6 メモリ コントローラーおよびオンボード DDR2 メモリ

ISim ハードウェア協調シミュレーション : Spartan-6 メモリ コントローラーおよびオンボード DDR2 メモリ

... 外部メモリは、多量メモリを必要とするエンベデッド、イメージ、ビデオ処理アプリケーショ ンでよく使用されます。 外部メモリを使用する FPGA デザインを開発する場合、メモリ コントローラーおよび外部メモ リ モジュールを含むデザイン全体を検証するは困難です。従来は、ソフトウェアでデザイ ...

27

NFC ucode タグのメモリフォーマット規定

NFC ucode タグのメモリフォーマット規定

... urn:ucode:<ucode> ただし、<ucode> は 128bit を ASCII16 進数で表現した 32 バイト文字列である. URI 識別子が 0x13 場合,”urn:”と同等と見なされるため,残り URN である,” ucode:<ucode>” を文字列としてペイロードに表現する. ...

13

Stratix IIIデバイスの外部メモリ・インタフェース

Stratix IIIデバイスの外部メモリ・インタフェース

... 2 場合は設定値 –64 ∼ +63、周波数モード 3、4、および 5 場合は設定値 –32 ∼ +31 2 補数 Gray コードで 実装されます。DQS 位相シフトは、DLL 遅延設定とユーザが選択した 位相オフセット設定合計で、モード周波数 0、1、および 2 場合は設 定 64 で最大となり、周波数モード ...

48

Cyclone III デバイス・ファミリの メモリ・ブロック

Cyclone III デバイス・ファミリの メモリ・ブロック

... M9K メモリ・ブロック・クロック・イネーブルによ り、各 M9K メモリ・ブロッククロックを制御して、AC 消費電力を低減できます。 rden 信号を使用して、必要な場合にのみリード動作が実行されるようにします。デ ザインで Read-During-Write 動作が不要な場合は、ライト動作中またはメモリ動作が 実行されていない期間に rden ...

21

未来イメージにおけるイメージ視点と鮮明性との関連 [ PDF

未来イメージにおけるイメージ視点と鮮明性との関連 [ PDF

... これまで,イメージ療法治療原理については,数多く 事例を通して体験様式重要性が指摘され(田嶌, 1987 等) ,実証的な検討が行われている(松本, 2008 等)。しか し,その際に用いられるイメージ内容は野原など「風景」 や特定「動作」などであり,児玉・宮崎( 1991)経験 ...

4

WAN接続クラスタ群をメモリ資源とする大容量メモリ提供システム

WAN接続クラスタ群をメモリ資源とする大容量メモリ提供システム

... た,メモリサーバ提供際には管理プロセスは,一つ メモリサーバへ負荷が集中することがないように負 荷分散を行う。負荷分散方法は,クライアントから 問い合わせに対し,各メモリサーバが現在サービスして いるクライアント数を考慮して負荷が分散するようにメ ...

8

フラッシュメモリ

フラッシュメモリ

... 当社は品質、信頼性向上に努めていますが、半導体・ストレージ製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製 品誤作動や故障により生命・身体・財産が侵害されることないように、お客様責任において、お客様ハードウエア・ソフトウエア・システムに必要な安 ...

20

SDRAM および DRAM の メモリ システムの概要

SDRAM および DRAM の メモリ システムの概要

... UBR7200-NPE-G2 Cisco 7200 シリーズおよび Cisco uBR7200 シリーズメモリ システムは、Network Processing Engine ( NPE; ネットワーク処理エンジン)または Network Services Engine(NSE; ネットワーク サービス エ ンジン)に組み込まれています。 NPE ...

22

メモリ管理

メモリ管理

... 通常 vs 圧縮つき  注: OSがメモリマップドファイル拡張とし てサポートしてもよいだが,今はそれが ないという前提で,メモリ保護APIを利用し て「ユーザが」実現することを考える ...

62

メモリ管理

メモリ管理

... • 共有されたファイル更新と読み書き  共有メモリ(ファイル)を用いてスレッド(プロセス) 間で「正しく」通信をすることは自明ではない  以降は共有メモリを介して通信をするスレッド間 ...

86

メモリ管理

メモリ管理

... 未使用中の物理ページを見つ ける 割り当てたページを0で埋める スレッドを中断 アクセスしたスレッ ドを再開 ページイン終了後 Y N 2次記憶(スワップ領域,ペー ジング領域) からページ内容を 読み込み (ページイン) ファイルマップ された領域. Y 対応するファイルからページ 内容を読み込み (ページイン).. readの 場合) • 実はプログラムコード(特に[r] ...

52

メモリ管理

メモリ管理

... ページ置換アルゴリズム  どれかページを物理メモリから除去する必 要があるとき,どのページを除去すべきか?  目標:ページイン・アウトコスト最小 • 置換「数」を少なくする ...

37

HardCopy IIIデバイスの外部メモリ・インタフェース

HardCopy IIIデバイスの外部メモリ・インタフェース

... 3 場合は設定値 –64 ∼ +63、周波数モー ド 4、5、および 6 場合は設定値 –32 ∼ +31 2 補数 Gray コード で実装されます。DQS 位相シフトは、DLL 遅延設定とユーザーが選択 した位相オフセット設定合計で、周波数モード 0、1、2、および 3 場合は設定 64 で最大となり、周波数モード ...

46

020105.メモリの高機能化

020105.メモリの高機能化

... □解説 キャッシュメモリマッピング方式に関する問題である。 アセットアソシアテイブ方式は、メインメモリをブロックに分割した場合、セットアド レスに対してキャッシュメモリ対応する位置が複数存在する方式である。メインメモリと キャッシュメモリセット間ではダイレクトマッピング方式を用いる。セット内複数ブ ...

10

イメージとしての「満州」

イメージとしての「満州」

... 昭和 11 年文展招待展に出品された鶴田吾郎「康民収徳」(図 23)もまた、「民族 協和」を主題とする絵画である。前景には、左から承徳ラマ僧、モンゴル羊飼 い少年と老人、農作物籠を持った母と娘、都市に住む中国服若い女性、クー リー男性が描かれ、左方に満州国政府第二庁舎が描かれた後景には、首都新京 ...

36

機能 主な機能 概要 特 イメージの管理 イメージの更新 イメージの 動更新 サーバで PC に配信するイメージを 元管理 イメージを差分ごとに世代管理 重複排除によりストレージ容量を節約 PC 教室の利 中でもイメージを更新可能 GUI 管理ツール 式とキャッシュブート 式を選択可能 Window

機能 主な機能 概要 特 イメージの管理 イメージの更新 イメージの 動更新 サーバで PC に配信するイメージを 元管理 イメージを差分ごとに世代管理 重複排除によりストレージ容量を節約 PC 教室の利 中でもイメージを更新可能 GUI 管理ツール 式とキャッシュブート 式を選択可能 Window

... PC 利用中に必要なファイルアップデートと PC 環境リカバリーが実施できるシステムです。インストールすると、PC 内部 にて「残す情報」と「破棄する情報」設定ができるようになります。例えば、シャットダウン・再起動時に Windows Update や ウィルス定義ファイルなど PC メンテナンスに関するファイルだけを PC ...

6

Keysight Technologies DDRメモリのより良いデザイン/テスト

Keysight Technologies DDRメモリのより良いデザイン/テスト

... キーサイト関連カタログ タイトル カタログ番号 Infiniium DSO/DSA90000A シリーズ Data Sheet 5989-7819JAJP U7233A DDR1 コンプライアンス・テスト・アプリケーション Data Sheet 5989-7366JAJP N5413B DDR2/LPDDR2 電気コンプライアンス・テスト・アプリケーション 5989-3195JAJP U7231A DDR3 ...

14

DDR3 SDRAMメモリ・インタフェースのレベリング手法の活用

DDR3 SDRAMメモリ・インタフェースのレベリング手法の活用

... 次に、両方 DQS グループがネガティブ・エッジ・レジスタに送られます。繰り返しますが、オプションレジス タを挿入するしないは、スタートアップ時に自動キャリブレーション・プロセスにより行なわれます。最終ステージ は、上位および下位両チャネルを同一再同期化クロックにアラインメントすることです。こうして、完全にアラ ...

7

FPGAメモリおよび定数のインシステム・アップデート

FPGAメモリおよび定数のインシステム・アップデート

... Editor 使用 以下シナリオでは、SignalTap II エンベデッド・ロジック・アナライ ザで、メモリおよび定数インシステム・アップデート機能を使用して、 インシステムでデザインを効率的にデバッグする方法を説明していま す。In-System Memory Content Editor と SignalTap II エンベデッド・ロ ジック・アナライザは両方とも ...

12

Show all 10000 documents...

関連した話題