DES専用プロセッサの開発例
FPGAを用いた行列計算専用プロセッサの設計
... アルゴリズムの開発とともに一般的になってきた。本研究では行列計算を対象とし、 専用プロセッサを設計することによって計算時間短縮を試みる。 また従来、対象のアーキテクチャの性能評価を行うには大別して、ソフトウェアで エミュレーションを行う方法、あるいは実際に対象のアーキテクチャをハードウェアと ...
139
富士通SPARC64 VII プロセッサ
... ら の回復 SECDED ： Single Error Correction Double Error Detection L1 キ ャ ッ シ ュ、 L2 キ ャ ッ シ ュ、 TLB はウ ェ イ 単位での縮退が可能です。 エ ラ ーの発生回数を機能単位ご と にカ ウ ン ト し 、 単位時間あた り のエ ラ ー回数が上限値を越え る と 縮退し て、 それ以降はその ウ ...
13
動的再構成可能プロセッサ向け仕様記述言語の開発と実問題の適用 (アルゴリズムと計算機科学の数理的基盤とその応用)
... システムの状 list には実行前の生成関数と破棄関数が 態列は時間遷移 $\Rightarrow t$ と離散遷移 $\Rightarrow d$ から成る. 順番に格納される. $list_{1}$ :: $list_{2}$ は $list_{1}$ $q_{sys_{0}}\Rightarrow_{d}q_{sysi}\Rightarrow_{d}q_{s}$ シ ...
7
JAIST Repository: 革新的プロセッサの開発プロジェクトにおけるトップマネジメントが果たす役割(技術経営(4),一般講演,第22回年次学術大会)
... 1. はじめに 技術経営は、イノベーションを継続的に 起こすしくみの構築を目的としている。メ ーカーにおいてイノベーションを起こすこ とは、新商品の開発と密接に関わる。新商 品の開発は、開発品を開発工程から量産工 程にバトンタッチし、製品を市場にだすこ とが主目的となる。製品を世に出すために、 ...
5
プロセッサ メモリ パリティ エラー（PMPE）
... TAC Service Request Tool （ 登録ユーザ専用 ）を使用してアップロードします。 Service Request Tool にアクセスし、サービス リクエストに関連情報を一緒 に送り、メッセージの件名にサービス リクエスト数を記入して [email protected] に送信できなければ。 注: ...
6
ハイエンドプロセッサ内蔵SRAM技術
... 図-5 Single-End方式 Fig.5-Single-End method. ここで，図-5（a）と（b）にSingle-End方式の 回路図とタイミングチャートを示す。Single-End 方式では従来に対しBit線を分割するため負荷が軽 くなり，読み出し時にワード線が開くとBit線はフ ルスイングする。このため差動センスアンプは不要 となり通常のLogic Gateで読み出すことが可能であ ...
6
ＴＩのSitaraプロセッサ上のEtherNet/IP
... スレーブ・ソリューション の仲間入りを果たしています。 TI では、 Sitara プロセッサによって EtherNet/IP を簡単に統合できるようにしています。 EtherNet/ IP スレーブを統合するために必要なツールやソフトウェア・コードは、すべてが Sitara 産業用ソフ トウェア開発キット（ SDK ）の一部として利用できます。これには、 EtherNet/IP ...
13
Nios IIプロセッサ・リファレンス・ハンドブック、セクション I. Nios IIプロセッサ Ver. 1.2
... 高水準ソフトウェア開発ツールについては、 ここでは説明していません。 ソフトウェアの開発については、 Nios II ソフトウェア開発ハンドブック を参照してください。 汎用レジスタ Nios II アーキテクチャは、r0 から r31 までの 32 個の 32 ビット汎用レジ スタを提供します。 3-2 ページの表 3–1 ...
56
ルート プロセッサ
... RP カードは、Cisco CRS-1 キャリア ルーティング システム内で、ルート処理、アラーム、ファン、 および電源装置コントローラ機能を提供します。 RP カードは、RP カードから各ファン トレイ / 電 源装置に i2c 通信リンクを使用して、ファン、アラームおよび電源を制御します。 2 台の RP カードには、シャーシごとの冗長性が必要です。1 つは アクティブ もう 1 つは スタンバ イ ...
6
医工・病学・多職種連携による胸腹水濾過濃縮専用装置の研究開発
... 研究開発を行う大学や研究所，装置の設計・申請・製 造・販売を担当する企業などの連携なしには進めること はできない。われわれは，徳島大学病院の敷地内にある インキュベーションセンター（藤井節郎記念医科学セン ター）内に，米国・ベイラー医科大学の人工臓器開発セ ンター（能勢之彦研究室）で行っていた集中研方式（大 ...
10
NANDフラッシュ・コントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... 以下のように MAP10 コマンドを使用します。 ■ MAP10 コマンドは、消去、コピー・バック、ロック、またはロック解除など、デ バイスにコマンドを発行するために使用されます。 ■ また、MAP10 パイプライン・コマンドは、デバイス・ブロック境界内部のフラッ シュ・デバイスから連続した複数のページを読み出すためまたは書き込むために 使用されます。ホストは MAP10 ...
36
JAIST Repository: Cellプロセッサ用プログラム検証法
... Cell プロセッサにより，普通のプログラマでもマルチコア上のソフトウェア開発ができ， 普通の人でも Cell プロセッサが入っている PlayStation3 でハイパフォーマンスのゲーム などを体験できる．しかし，ハイパフォーマンスのために，Cell プロセッサは複雑なアー ...
42
JAIST Repository: Cellプロセッサ用プログラム検証法
... Cell プロセッサにより，普通のプログラマでもマルチコア上のソフトウェア開発ができ， 普通の人でも Cell プロセッサが入っている PlayStation3 でハイパフォーマンスのゲーム などを体験できる．しかし，ハイパフォーマンスのために，Cell プロセッサは複雑なアー ...
2
アプリケーションプロセッサを用いた画像ソリューションの構築
... このことは，40 nmプロセステクノロジー以降顧 客の負担（開発コスト，ソフトウェア開発増）に 対して新たなソリューションを提供することによる 新たなビジネスチャンスがあることを示している。 このような背景の中，アプリケーションプロセッ サを開発している各半導体メーカは，スマートフォ ンやタブレット市場をターゲットにしていること ...
10
「FPGAを用いたプロセッサ検証システムの製作」
... に等価な回路を作成して行っていた。シミュレーション技術の発展と共に訪れたゲートレベル設計 の時代は、回路の機能を示すゲートを並べることで設計を行った。記述されたゲートから回路を自 動的に生成することで、設計の効率が上がり、その接続と回路構造をネットリストに変換すること ...
33
ハードウェア記述言語を用いた行列計算専用プロセッサの設計
... シミュレータが回路の中で起こる現象の全てをカバーすることができないため， シミュレーション段階で得られる結果と，回路の実際の動作の間にしばしば相違が ある．従って， EDIF ファイルにもとづいて集積回路を製造した後，その集積回路 に対してテストを行なわない限り設計を完全に検証することができない．しかし， ...
89
JAIST Repository: パワフルマネジメント －革新的プロセッサの開発プロジェクトにおけるトップマネジメントが果たす役割－
... た。 筆者が現行モデルの設計マネジメントしている時期に、後に PLAYSTATION®3 と呼ばれる次世代ゲーム機の開発プロジェクトが社内で進められていた。その中に、 ゲーム機の機能を実現する中核となるプロセッサ Cell Broadband Engine™ （以下 ...
40
インテル(R) Itanium(R) 2 プロセッサ・リファレンス・マニュアル：ソフトウェアの開発と最適化
... • 発生すると予測された分岐をフロントエンドが検出する • 分岐予測ミスが発生する • .imp コンプリータなしの brp 命令をフロントエンドが検出する 1 L1I キャッシュは、フィルとルックアップが同時に行えるように設計されている。したがって、 ISB 内の要求の存続期間は、通常は非常に短い。このため、プリフェッチ・エンジンが命令をプリ ...
190
最適構成理論に基づく高安全知能自動車用VLSIプロセッサチップファミリの開発
... TOUR ： Tohoku University Repository コメント・シート 本報告書収録の学術雑誌等発表論文は本ファイルに登録しておりません。なお、このうち東北大学 在籍の研究者の論文で、かつ、出版社等から著作権の許諾が得られた論文は、個別に TOUR に登録 ...
15
行列計算専用大規模集積回路の開発
... ルータを通じてそれぞれのプロセッサにデータを配ることになるが、プロセッサ はデータを受け取るまでの間処理を待たされる。行列を分けた行ベクトルがそれぞ れのプロセッサのメモリに記憶されているとしても、列ベクトルを送るにはプロセッ サの数だけ繰り返さなくてはならない。この場合プロセッサ数を増して計算が速く ...
82