• 検索結果がありません。

DBIMのサイジング - メモリ

NAS ベストプラクティス X1000G2/X3000G2 CIFS サイジング ガイドライン

NAS ベストプラクティス X1000G2/X3000G2 CIFS サイジング ガイドライン

... 34 まとめ FSCT テスト結果から、HP X1000 および X3000 Network Storage System は、標準的なサービング負 荷を持つ数百から数千ユーザーをサポートできることが示されました。お客様は、ブランチオフィス、大規 模データセンター、またはその中間規模など、多様な IT 環境に最適な X1000 G2/X3000 G2 を確実 ...

36

Big Data ウェビナー シリーズ Hadoopサイジング ガイドライン

Big Data ウェビナー シリーズ Hadoopサイジング ガイドライン

...  労力削減!物理サーバ、Hadoopクラスタ展開は、テンプレートを コピーして適用するだけ。数10台 環境セットアップも数10分で完了。  Big Dataに最適な性能を提供(大容量メモリと広帯域接続)  集中的なHadoopクラスタと物理インフラストラクチャ可視化、インベン ...

29

コール センターのリソース サイジング

コール センターのリソース サイジング

... 10 平均)値を使って設計します。ただしこの平 均値は、マーケティング キャンペーンや季節最頻時(祝日ピークなど)に対応するため配置が 必要となる場合には、常に適用できるわけではありません。コール センターでは、エージェント最 大人数はピーク期間数値を使用して決定されますが、 1 ...

18

メモリ管理

メモリ管理

... ページ置換アルゴリズム  どれかページを物理メモリから除去する必 要があるとき,どのページを除去すべきか?  目標:ページイン・アウトコスト最小 • 置換「数」を少なくする ...

37

HardCopy IIIデバイスの外部メモリ・インタフェース

HardCopy IIIデバイスの外部メモリ・インタフェース

... DDR メモリ・インタフェースリード・データ・ストロー ブまたはクロックは、DQS ピンと呼ばれます。DQS ピンは、メモリ規 格に応じて、双方向シングル・エンド信号(DDR2 および DDR SDRAM)、 双 方向 差 動 信 号(DDR3 お よ び DDR2 SDRAM)、単 方 向 差動 信 号 (RLDRAM II)、または単方向コンプリメンタリ信号(QDRII+ および ...

46

フラッシュメモリ

フラッシュメモリ

... スマートフォンをかざすだけで、 メモリ空き容量や最大16枚写真サムネイルを確認することができます。 NFC搭載SDHC/SDXCメモリカードは、近距離無線通信技術規格「NFC(Near Field Communication)」 を搭載したカード ...

20

Keysight Technologies DDRメモリのより良いデザイン/テスト

Keysight Technologies DDRメモリのより良いデザイン/テスト

... Keysight DDR ソリューション(続き) 16900/U4154B シリーズ モジュラーロジック解析システム、 DDR1/2 用 Keysight 16900/U4154B シリーズ ロジック解析システムでは、デジタルデザインシステムレベル で高度なデバッグが可能です。革新的なプロービング、高性能測定モジュール、後処理解析ツー ルにより、さまざまなニーズに対応できます。 ...

14

メモリ管理

メモリ管理

... 余談:セグメンテーション ページング以前の仮想記憶  セグメント: • (ページよりも大きな)連続したアド レスの範囲 • 必要に応じて伸ばせる  各論理アドレス空間で割り当て 中のメモリは,少数(数個)のセグ メントとする  必要に応じてセグメントを丸ごと 移動,ディスクに退避 テキスト セグメント データ セグメント スタック セグメ[r] ...

37

メモリ管理

メモリ管理

... 未使用中の物理ページを見つ ける 割り当てたページを0で埋める スレッドを中断 アクセスしたスレッ ドを再開 ページイン終了後 Y N 2次記憶(スワップ領域,ペー ジング領域) からページ内容を 読み込み (ページイン) ファイルマップ された領域. Y 対応するファイルからページ 内容を読み込み (ページイン).. readの 場合) • 実はプログラムコード(特に[r] ...

52

Cyclone III デバイス・ファミリの メモリ・ブロック

Cyclone III デバイス・ファミリの メモリ・ブロック

... 3–13 メモリ・モード 表 3–4 に、可能な M9K ブロック混合ポート幅構成を示します。 トゥルー・デュアル・ポート・モードでは、M9K メモリ・ブロックは個別 wren および rden 信号をサポートします。リード動作を実行しないときは、rden 信号を Low(非アクティブ)に保持することによって電力を節約できます。ライト中に同一 ...

21

Xeon 5600(Westmere-EP)搭載システムのメモリパフォーマンス

Xeon 5600(Westmere-EP)搭載システムのメモリパフォーマンス

... MHz クロック速度を提供するようになります。各構成実 効値は、プロセッサ種類、使用される DIMM 種類、および各プロセッサに 3 つあるメモリチャネルに 対するメモリ容量配分によって決定されます。プロセッサごとだけでなく、チャネルごとでも DIMM 数が対称であることが理想的です。その結果、DIMM ...

20

SDRAM および DRAM の メモリ システムの概要

SDRAM および DRAM の メモリ システムの概要

... UBR7200-NPE-G2 Cisco 7200 シリーズおよび Cisco uBR7200 シリーズメモリ システムは、Network Processing Engine ( NPE; ネットワーク処理エンジン)または Network Services Engine(NSE; ネットワーク サービス エ ンジン)に組み込まれています。 NPE ...

22

020105.メモリの高機能化

020105.メモリの高機能化

... 参照頻度が最も小さいブロックを書き戻すブロックとして決定する方式である。 ◆キャッシュメモリマッピング ◇マッピングテーブル 主記憶装置とキャッシュメモリ間で、ブロック単位に命令やデータを移動する際配置 関係をマッピングという。マッピング単位をブロックサイズといい、主記憶装置とキャッシュ ...

10

Linux 仮想メモリについて

Linux 仮想メモリについて

... ページアウト(続) 解放した分ページを使って要求されたページ割り当てを行う。 このような「お手玉」をすることで実際に搭載されている物理メモリサイズ よりも大きなサイズ仮想メモリを扱うことができる。 ...

38

メモリハイコーダ 8826

メモリハイコーダ 8826

... & メモリファンクションで 有効です。PC カードへ書込みは 16ch 使用時で 1kS/s (=100ms/DIV)、32ch 使用時で 500S/s (=200ms/DIV) ま で可能です。リアルタイムセーブでは上記最高サンプリング 以下、ある決められたサンプリングで測定したデータを随 時 PC カードへ保存します。また同じデータを時間軸方向に ...

12

Linux2.4でのメモリ管理機構

Linux2.4でのメモリ管理機構

... – Linear address(リニアアドレス) • 32bit で表現されるリニアアドレス空間内ページング機構でアド レス。物理アドレスと同様にフラットでセグメント化されていない。プ ロセッサは論理アドレスをリニアアドレスに変換してからメモリにアク セスする。 ...

40

ISim ハードウェア協調シミュレーション : Spartan-6 メモリ コントローラーおよびオンボード DDR2 メモリ

ISim ハードウェア協調シミュレーション : Spartan-6 メモリ コントローラーおよびオンボード DDR2 メモリ

... がプログラムされます。ISim [Console] パネルに、ビットストリームをダウン ロード中であることを示すメッセージ「Downloading bitstream, please wait till status is READY」 が表示されます。FPGA がコンフィギュレーションされると、ビットストリームダウンロードが完 ...

27

TB3179 メモリ保護ユニット (MPU) の設定方法 はじめに メモリ保護ユニット (MPU) は Cortex -M7 コアがメモリ保護のために備えているオプションのコンポーネントです MPU はメモリマップを分割し それぞれにアクセス権とルールを設定します 本書では Cortex-M7 ベー

TB3179 メモリ保護ユニット (MPU) の設定方法 はじめに メモリ保護ユニット (MPU) は Cortex -M7 コアがメモリ保護のために備えているオプションのコンポーネントです MPU はメモリマップを分割し それぞれにアクセス権とルールを設定します 本書では Cortex-M7 ベー

... http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.dai0179b/CHDFDFIG.html を参照してください。 Cortex-M7 ベース MCU メモリマッピングは、一般メモリ空間を定義します。各メモリ空間には論理操 作に対する明確なメモリタイプが与えられています。 これらは ...

12

FPGAメモリおよび定数のインシステム・アップデート

FPGAメモリおよび定数のインシステム・アップデート

... Editor 実行 In-System Memory Content Editor を使用するときに、プロジェクトを 開く必要はありません。In-System Memory Content Editor は、JTAG チェインをスキャンし、JTAG チェイン・コンフィギュレーション・セ クションで選択した特定デバイスにクエリを送ることによって、実行 ...

12

WAN接続クラスタ群をメモリ資源とする大容量メモリ提供システム

WAN接続クラスタ群をメモリ資源とする大容量メモリ提供システム

... しかし,これを行うには,逐次プログラムとして設計 されたプログラムもすべて並列プログラムに変換する必 要があり,多く科学技術シミュレーションを行う科学 者にとって,その開発,デバッグ,動作正当性検証な どは,煩雑であるばかりか,本来,シミュレーション対 象モデル化や解析に費やすべき時間を大幅に損失する ことにもなっている。また,扱うシミュレーションモデ ...

8

Show all 10000 documents...

関連した話題