CQL記述 <プロセッサ>
ハードウェア記述言語を用いた行列計算専用プロセッサの設計
... 例するため，次数が数千にも及ぶ実際の数値計算では実用に耐えないほど非常に多 くの時間を必要とする． この計算時間を短縮しようと，これまで並列化コンピュータを用いたソフトウェ ア的な手法が試みられてきたが，やはり限界があり，それほどの改善は見込まれな い．その原因として，現在使われているワークステーションなどは，どの問題にも 対処できるように設計されているため，汎用性には優れているものの，個々の問題 ...
89
JAIST Repository: 組込みプロセッサ向けキャッシュフィル制御方式
... 組込みプロセッサ向けキャッシュフィル制御方式 くなる可能性は 2 つある． 1 つ目はメモリアクセストレース解析アルゴリズムの問題で，明 らかにキャッシュに入れておく方がよいメモリブロックをバッファに入れてしまった場合で ある． 2 つ目はバッファ容量の問題で，バッファが該当メモリブロックの持つ空間的局所性 に対応できないくらい早く追い出されてしまった場合である． 2 つ目の状況はスラッシング ...
13
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... Vivado IDE での Zynq UltraScale+ デバ イ ス の設計.[r] ...
157
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... Zynq UltraScale+ MPSoc 設定の概要.. 142 UpdateMEM の使用.[r] ...
156
Niosエンベデッド・プロセッサ プログラマ・リファレンス・マニュアル ver.1.1 Mar01
... Nios プロセッサの命令セットは、C および C++ からコンパイルしたプロ グラムをサポートするように制定されています。 この命令セットには、 算 術計算やロジック処理など、標準的な命令セットの他に、ビット処理、 バイト抽出、データ移動、制御フロー変更などの命令セット、条件設定 が可能な小さな命令セットが含まれています。この小さな命令セットを ...
116
MULHIキャッシュ : VLIWプロセッサのための命令キャッシュ機構
... Information Processing Society of Japan.. NII-Electronic Library Service..[r] ...
12
FPGAを用いた行列計算専用プロセッサの設計
... VHDL ソースは、入力を FA 、出力を Q として function 形式で記述した。ソース中 の EQ は指数部の計算結果を表しており、指数部のげた表現をはずして右 1 ビットシ フトし、再度げた表現に戻すという操作により指数部を半分にしている。また、 MQ は仮数部の計算結果を表しており、 for 文によって仮数部の開平算を実行して計算を行 ...
139
Vivado Design Suite ユーザー ガイド : エンベデッド プロセッサ ハードウェア デザイン (UG898)
... MicroBlaze™ プロセッサを ターゲットにするデザインを含めたエンベデッド プロセッサ デザイン用で、XPS (Xilinx Platform Studio) に代わるものです。XPS では MicroBlaze プロセッサをターゲッ トにするデザインだけがサポートされます。IP インテグレーターも XPS も Vivado IDE ...
109
アプリケーションプロセッサを用いた画像ソリューションの構築
... このような状況から，富士通は得意とする画像 処理技術を生かす応用にフォーカスし，ソフトウェ アや評価ボードを含めたアプリケーションプラッ トフォームを顧客に提供することで，アプリケー ションプロセッサベースの開発でありながら，顧 客の独自ロジックを融合して従来のASICのような 独自機能を実現できるソリューションを実現した。 更にイメージングプロセッサMilbeautと組み合わ ...
10
「FPGAを用いたプロセッサ検証システムの製作」
... 3.3 Instruction Clock Counter Instruction Clock Counter はプロセッサ検証システムにおいて、プロセッサの性能や特徴を調 べる重要なモジュールである。 Instruction Clock Counter は単純なカウンタを命令の種類の数だ け集めたものである。プロセッサの命令フェッチを監視し、どのような命令が何回実行されたか計 ...
33
SpeC記述のC記述への変換 （SpecCによるソフトウェア記述の実装記述への変換）
... マルチプロセッサ対応 RTOSの必要性（1/2） シングルプロセッサ用 RTOSの利用 • 各プロセッサに独立にシングルプロセッサ用のリアルタイム OS を載せる（プロセッサによっては OSレスも） ...
20
USB 2.0 OTGコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... ハード・プロセッサ・システム（HPS）は、デバイスとホストの両方の機能をサポー トする USB On-The-Go （OTG）コントローラの 2 つのインスタンスを提供していま す。コントローラは、デバイスとホストの両方のモードですべての高速、全速およ び低速の転送をサポートしています。コントローラは、 「 On-The-Go and Embedded Host Supplement to the USB Revision ...
18
HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS 9.1.3 使用上の注意点
... ATI Rage XL ビデオドライバの使用時に、Java ベースのプロダクトで問題が発生する ATI Rage XL ビデオドライバの使用時に、Java ベースのプロダクトで問題が発生する場合がありま す。問題は、ATI Rage XL バージョン 5.0.2195.5005 および 5.0.2195.5012 で発生しています。問題 が発生する Java ベース[r] ...
7
ハード・プロセッサ・システム (HPS)のテクニカル・リファランス・マニュアル (TRM) 、第12章：クワッドSPIフラッシュ・コントローラ
... また、SRAM に多くのデータを書き込むタイミングを制御するために、sramfill レ ジスタ内のプロセッサは SRAM のフィル・レベルを使用することができます。 また、indwrwater レジスタで SRAM のフィル・レベルのウォーターマークを設定す ることができます。SRAM のフィル・レベルがウォーターマーク・レベル以下にある 場合、インダイレクト転送ウォーターマーク割り込みは SRAM にデータの次のペー ...
22
内容概要本論文では 割込みの目的や原理を理解するとともに ハード / ソフト協調学習システムを用いて割込みプロセッサを設計することで ハードウェアとソフトウェアの両方の観点から知識を得ることを目的とし Verilog HDL によるシングルサイクルの割込みプロセッサを設計した 設計したプロセッサは
... JINT プロセッサでは 単一の割込みのみに対応する。 リセット割込みは、物理的なスイッチの入力などで信号が立ち上がるときに割込み信号 が発生する。タイマー割込みは、プロセッサ内に割込み用カウントダウンモジュールを設 計した。クロック毎にカウンターの値がデクリメントされ、値が 1 の時に割込み信号が発 生する。オーバーフロー割込みは、特定の ALU 演算において、オーバーフローの状況を割 込み信号とする。 ...
39
JAIST Repository: クラスタ型データパスによるスーパースカラプロセッサの低消費電力化
... 本論文では,クラスタ型スーパースカラプロセ ッサ の利点である低消費電力性 をさらに引 き出すため に, プログラムに内在する逐次性 に着 E lL,クラスタ化 さ れたデータバス上 において効率的に実行す ることを試 みた.: プ ログラム中の逐次性の指標 として命令実行時 にオペ ラン ドの状態 とレジスタファンアウ トを観測 し, 隣接する PE において協調 を[r] ...
12
ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル (TRM)、第11章：SD/MMC コントローラ
... f 詳しくは、Cyclone ® V デバイス・ハンドブック Volume 3 の「 System Manager 」の章を 参照してください。 内部 DMA コントローラ 内部 DMA コントローラは、CSR とカードへ、またはその逆にシステム・メモリから データを転送し、単一の送信または受信のエンジンを持っています。コントローラ は、効率的にソースから最小限のホスト・プロセッサの介入宛先へデータを移動す ...
88
インテル(R) Itanium(R) 2 プロセッサ・リファレンス・マニュアル：ソフトウェアの開発と最適化
... 2 プロセッサ のライン・サイズは Itanium プ ロセッサの 2 倍である。また、Itanium 2 プロセッサ のレイテンシは Itanium プロセッサより小さ い。Itanium 2 プロセッサ の 3 次キャッシュ (L3) は Itanium プロセッサの L3 より小さいが、オン ...
190
I2Cコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... 受信 FIFO バッファ IC_DMA_RDLR + 1 DMA Controller Data In Data Out Empty Full Receive FIFO Buffer Transmit FIFO Watermark Level.[r] ...
26
Telechips社(韓国)製プロセッサ（ARM9、ARM11）の開発ツールを
... 【ARM 社製 「RVDS」について】 RealView ソフトウェア開発ツールは、ARM アーキテクチャ向けの極めて高性能な C/C++コンパイラを 備え、最先端のデバッグ技術に対応することにより、最新の ARM プロセッサ搭載 SoC、ASIC、MCU 設計 の立ち上げ、開発、導入を可能にします。 ...
5