Blackfinプロセッサの
プロセッサ・アーキテクチャ
... FPGA の JTAG 回路に接続されま す。 これにより、外部デバッグ・プローブから FPGA 上の標準 JTAG イ ンタフェースを介してプロセッサにアクセスできます。 プロセッサ側で は、デバッグ・モジュールがプロセッサ・コア内部の信号に接続されま す。 デバッグ・モジュールには、プロセッサに対してマスク不能な制御 ...
24
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... こ の選択に よ っ て、 新 し い ILA が イ ン ス タ ン シエー ト さ れ る か、 既に イ ン ス タ ン シエー ト さ れた ILA が再利用 さ れて、 MDM の ク ロ ス ト リ ガー ピ ンが接続 さ れます。 カ ス タ ム ロ ジ ッ ク Vivado IP パ ッ ケージ ャーを使用する と 、 ユーザーお よびサー ド パーテ ィ の IP ...
157
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... ド の コ ピーにア ク セ ス で き る も の と 想定 さ れます。 こ の ため、 ETM は ウ ェ イ ポ イ ン ト と 呼ばれ る プ ロ グ ラ ム実行の特定点でのみ ト レース を生成 し ます。 こ れに よ り 、 ETM で生成 さ れ る ト レース データ量を削減で き ます。 ウ ェ イ ポ イ ン ト は、 例外な ど、 プ ロ グ ラ ム フ ...
156
Vivado Design Suite ユーザー ガイド : エンベデッド プロセッサ ハードウェア デザイン (UG898)
... Zynq-7000 AP SoC では、Vivado IP インテグレーターを使用して、XML 形式のアプリケーションでハー ドウェア プラットフォーム情報をほかのデータ ファイルと共に取り込みます。これらの情報がソフトウェア デザイン ツールで使用され、ボード サポート パッケージ ライブラリが作成およびコンフィギュレーション され、コンパイラ オプションが推論され、プロセッシング ...
109
Niosエンベデッド・プロセッサ プログラマ・リファレンス・マニュアル ver.1.1 Mar01
... SAVE 命令がレジスタ・ウィンドウのアンダフロー例外を発生すると、例 外処理サブルーチンに制御を渡す前に CWP が 1 回だけ減算されます。 アンダフロー例外ハンドラからは、CWP = LO_LIMIT - 1 が見えます。レ ジスタ・ウィンドウのアンダフロー例外の、例外番号は 1 です。したがっ て、インタラプトがディセーブル (IE=0) になっている場合、あるいは IPRI 値が 1 ...
116
AM571x Sitaraプロセッサシリコン・リビジョン2.0 datasheet (Rev. G)
... Neon™拡張機能を持つシングルコアのArm Cortex-A15 RISC CPUと、TI C66x VLIW浮動小数点DSPコアによ り、プログラムが可能です。Armプロセッサにより、開発者は制御機能と、DSPおよびコプロセッサ上でプログラムさ れるビジョン・アルゴリズムとを分離して、システム・ソフトウェアの複雑性を低減できます。 さらに、TIはArmおよびC66x ...
398
システム必要条件--HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS Foundation
... 最低限必要なメモリ容量 ·································································································2 サポート端末 ...
78
第3世代インテル(R) Core(TM) プロセッサ搭載の小型組込みコンピュータAR2000モデル430H
... ３ のように決まる．従来機と比較して，システム オン モ ジュール上の CPU やチップセットの配置が変わるた め，これまで使用していた CPU 冷却用のヒートシンク を搭載すると図 - ３のとおり，板状のフィンの向きが空 気の流れに対し垂直となり冷却できない．そこで，ヒー ...
6
ハード・プロセッサ・システム (HPS)のテクニカル・リファランス・マニュアル (TRM) 、第12章：クワッドSPIフラッシュ・コントローラ
... SRAM のウォーターマーク・レベルが 128 バイトに設定されている ■ ソフトウェアは、64 バイトまでのバースト・タイプの転送サイズを設定する これらの条件下で、DMA のペリフェラル・リクエスト・コントローラは SRAM フィ ル・レベルが 128 バイト（ウォーターマーク・レベル）を渡す最初の DMA バース ...
22
USB 2.0 OTGコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... ソフトウェアは、リセットが usb_mp_clk で最低 2 サイクルの間でアクティブである ことを確認する必要があります。最大のアサーション時間はありません。 ハードウェアのリセット USB OTG コントローラのそれぞれがリセット・マネージャからの 1 つのリセット入 ...
18
ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル (TRM)、第11章：SD/MMC コントローラ
... CRC ステータ・ススタート・ビットがデータ・ブロックの終了後に 2 クロック・ サイクルで受信されない場合、CRC ステータス SBE は rintsts レジスタに ebe ビットを設定し、データ転送が終了したことにより、BIU に通知されます。 send_auto_stopビットはcmdレジスタが1に設定されている場合、 SD/SDIO STOPコ ...
88
HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS 9.1.3 使用上の注意点
... 回避するには、ATI Rage XL ビデオドライバのバージョンを 5.0.2195.5022 以降に更新してください。 SAS Note SN-012187 に、この問題が記載されています。 クライアント層（ Client Media 使用） ATI Rage XL ビデオドライバの使用時に、Java ベースのプロダクトで問題が発生する ATI Rage XL ...
7
インテル(R) Itanium(R) 2 プロセッサ・リファレンス・マニュアル：ソフトウェアの開発と最適化
... リターン以外の間接分岐の予測されるターゲットは、ハードウェア・テーブルからではなく、そ の間接分岐のソース分岐レジスタから抽出される。このことはさまざまな意味を持っている。 Itanium 2 プロセッサでは、間接分岐には常にペナルティが発生する。正しく予測された間接分岐 では、2 ...
190
修士論文 各種プロセッサアーキテクチャの設計に基づいた デザインパターンの検討 氏名 : 安倍厚志 学籍番号 : 指導教員 : 山崎勝弘教授 提出日 : 2011 年 2 月 14 日 立命館大学大学院理工学研究科創造理工学専攻
... に示すように，SAIX プロセッサには，Register 形式，Floating point 形式， Immediate5 形式，Immediate8 形式，Jump 形式の 5 つの命令形式を用意した．R 形式で はレジスタ間の整数演算を行う命令を定義している． F 形式ではレジスタ間の浮動小数点演 算を行う命令を定義している．I5 形式ではレジスタ値と即値 5 ...
49
必要システム構成 Windows USB 搭載 ( ) で 1GHz 以上のプロセッサを搭載したパーソナルコンピュータ ) Microsoft Windows 7(HomePremium Professional Ultimate) 日本語版 512MB 以上の RAM(1GB 以上を推
... 参照をクリックしてデスクトップを選択し、「展開」を選択して下さい。 デスクトップにフォルダ「SB213_B+COM2_prg_V03」が解凍されたことを確認してください。 接続する PC で次の STEP5～18 を実行したことがある場合は、再度必要はありません。 その場合は<STEP19>へ進んで下さい。 ...
21
GA-8I945G Pro/ GA-8I945G Intel Pentium D / Pentium 4 LGA775 プロセッサマザーボード ユーザーズマニュアル 改版 MJ-8I945GP-1003
... こ の ア レ イ の利点はよ り よ いパ フ ォ ーマ ン ス ま たはデー タ エ ラ ー 耐性です 。 エ ラ ー耐性はデー タの冗長的操作 、 つ ま り ド ラ イ ブの 1 台が故障 して も ミ ラ ー コ ピ ー されたデー タが別の ド ラ イ ブ に確保 され てい る と い う 形 で 実現 されます 。 こ れ でオペ レーテ ィ ン グ ...
88
最近のデジタル回路の動向 LeCroy Japan, LJDN-JTT Page 3 LI の高速動作周波数 & 高集積化 更なる CPU システムの高速化 CPU システムの高速化 バス速度の高速化へ ペンティアム プロセッサ4 400MHzのシステム バス 最大 3.2Gb/s(
... ±５σ の信頼性レベルが測定には実用的である ±５σ の信頼性レベルが測定には実用的である の信頼性レベルが測定には実用的である の信頼性レベルが測定には実用的である S 測定サンプル数 測定サンプル数 測定サンプル数 測定サンプル数 ： ：： ： １０万－１００万サンプル １０万－１００万サンプル １０万－１００万サンプル ...
50
目的と目次 OpenCL はこれからのマルチコアプログラミングの主流 ( かも ) GPU (NVIDIA, AMD/ATI) Cell B.E. 組み込みプロセッサ 共通コードとして OpenCL に対応するために必要な準備を考える 目次 基礎編 ( 今回 ) OpenCL とは 実践編 高速化の
... ● ハードウェアモデル： ホストとデバイス – ホスト(CPU)で走るプログラムから、一部の処理をデバイス（アクセラ レータ）に任せる – スレッド並列アーキテクチャ (SIMT: single instruction, multiple ...
21
倍精度マルチコアプロセッサ及び SSD ストレージによる 計算機合成ホログラムの高速化の研究 2015 年 1 月 杉山充
... 今回の研究に用いた PCI-Express SSD を図 4.4, アーキテクチャと製品の仕様を図 4.5, 表 4.1 に示す 図 4.4 HUAWEI 製 PCI-Express SSD Tecal ES3000 このボードは, PCI-Express2.0 x8 インターフェースを有しホスト PC との接続を行う. 今回比較として使用した HDD の接続は ...
55
仮想化権利のみの違い Standard エディションでは 2 つの仮想インスタンスを実行でき Datacenter エディショ ンでは無制限の仮想インスタンスを実行できます プロセッサベースの一貫したライセンスモデル サー バーあたり最大 2 基の物理プロセッサを対象とします Essentials
... Datacenter のライセンスは、無制限の仮想化権利を提供するので、サーバー上の仮想 OSE の数を追跡す る必要なくライセンスされた複数のサーバー間で仮想 OSE を追加および移動できる柔軟性があります。高度な仮想化が必要ない サーバーの場合、Windows Server Standard エディションが最適です。この場合、ライセンスあたり 2 ...
13