AMD デュアルコア・プロセッサ C-50
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... UltraScale MIG IP の場合は、 c0_ddr4_ui_clk ピ ン を Clocking Wizard に接続し ます。 2. 次の図に示す よ う に、 MIG コ アの ui_clk_sync_rst ピ ン を Clocking Wizard の reset ピ ンに接続 し ます。 UltraScale MIG IP の場合は、 c0_ddr4_ui_clk_sync_rst ピ ン ...
157
アプリケーションプロセッサを用いた画像ソリューションの構築
... このことは，40 nmプロセステクノロジー以降顧 客の負担（開発コスト，ソフトウェア開発増）に 対して新たなソリューションを提供することによる 新たなビジネスチャンスがあることを示している。 このような背景の中，アプリケーションプロセッ サを開発している各半導体メーカは，スマートフォ ンやタブレット市場をターゲットにしていること はもちろんのこと，車載やデジタル家電市場にも 参入する意思を示している。この一方で顧客であ ...
10
情報処理学会研究報告 IPSJ SIG Technical Report Vol.2010-ARC-187 No.3 Vol.2010-EMB-15 No /1/28 マルチコアプロセッサのコアごとのアクセス局所性を利用した共有キャッシュの消費電力削減 1 1 L2 キャッシュに共有キャ
... データの要求が来たとき , 各ラインの LAC を見比べそのコアが前回アクセスしたラインの タグ比較のみを先に行う . ヒットした場合は該当ラインのデータ読み出しを行い , ミスした 場合は残りのタグに対して比較を行う . 図 1 に動作例を示す . 図はコア数 4, 連想度 8 のキャッシュを示している . 図の例では core1 から L2 キャッシュにアクセスがあったため , まず LAC 情報を調べ ...
6
インテル(R) Itanium(R) 2 プロセッサ・ハードウェア・デベロッパーズ・マニュアル
... 2 プロセッサは、1GHz または 900MHz で動作する 6 つの命令を同時に処理できる 8 段のパ イプラインを持っている。これにより、ILP を活かせる大量のリソースと高いクロック周波数を組 み合わせて、各命令のレイテンシが最小限に抑えられる。実行リソースは、6 個の整数ユニット、 6 個のマルチメディア・ユニット、2 個のロード・ユニットと 2 個のストア・ユニット、3 個の分 岐ユニット、2 ...
82
言語プロセッサ2005
... 1. コンピュータの階層化モデルを説明せよ。 2. 命令(command)と指令(instruction)の使い 分けは？ 3. 言語プロセッサにはどんなものがあるか？ 4. コンパイル処理の処理工程（処理手順）はど ...
50
ハイエンドプロセッサ内蔵SRAM技術
... 富士通は，社会基盤を支えるサーバ商品に搭載するプロセッサを国内では唯一独自開発 している。その開発戦略は，半導体部門と協力してテクノロジと同時にプロセッサを並行開 発するものである。ここで紹介するSRAM技術とは半導体製造と回路方式の複合技術であり， 高性能，小面積，低消費電力の相反する要件を高いレベルで満足させ，テクノロジの立上げ ...
6
HOME > 販売終了製品 ELSA GLADIAC GTX 580 3GBはDirectX 11に対応したNVIDIA GeForce GTX 580グラフィックスプロセッサを搭載 512 基のCUDAコアを実装し 従来のGPUと 較してジオメトリパフォーマンスが 幅に 速化 ベーパーチャンバー
... 最⼤解像度2560ｘ1600のデュアルリンク出⼒及びHDCPに対応したDVI-Iコネク タを2基搭載。ナナオ社製30インチ液晶モニター等を接続し、⾼解像度WQXGAで の2画⾯出⼒サポートし、広⼤なデスクトップ環境を提供します。付属の変換アダ プタを使⽤する事で、アナログVGA出⼒にも対応し、ご使⽤の環境に対応した接 続が可能です。*1 ...
8
プロセッサ メモリ パリティ エラー（PMPE）
... System restarted by processor memory parity error at PC 0x601799C4, address 0x0 System image file is "flash:c4500-inr-mz.111-14.bin", booted via flash crashinfo ファイルが利用できるか、またはコンソール ログがキャプチャされたら、またその ...
6
amd_p84_C.indd
... 調査対象：50∼84歳の男女個人 調査方法： ビデオリサーチモニターパネルから電話にて条件確認後、郵送調査 集まらなかったエリア・性年代については、RDD（ランダム・デジッ ト・ダイヤリング）でサンプリング、電話にて条件確認後、郵送調査 ...
7
システム要件 ウイルスバスタービジネスセキュリティサービス 6.5 Windows 用クライアント CPU x86 アーキテクチャの Intel Pentium4 プロセッサまたは互換プロセッサ x64 アーキテクチャのプロセッサ (AMD64 および EM64T に対応 IA64(Itanium
... 由により、予告なく変更される場合があります。最新の情報については、本サイトをご参照ください。 • 本製品は 1 ドメインあたりの利用台数は 10,000 台、グループ数は 50 個以内を推奨しています。推奨台数・グループ数 を超えた台数を 1 ドメインで管理する場合は、管理コンソールのパフォーマンスが低下するなど影響が出る可能性がありま すので、必ず事前にトレンドマイクロの技術者にご相談ください。 ...
5
ＴＩのSitaraプロセッサ上のEtherNet/IP
... Sitara プロセッサによって EtherNet/IP を簡単に統合できるようにしています。 EtherNet/ IP スレーブを統合するために必要なツールやソフトウェア・コードは、すべてが Sitara 産業用ソフ トウェア開発キット（ SDK ）の一部として利用できます。これには、 EtherNet/IP プロトコル用のファー ムウェア、ソフトウェア・ドライバ、 ...
13
「FPGAを用いたプロセッサ検証システムの製作」
... が一般的になり、 プロセッサは現在ほぼ全てのディジタルシステムで用いられている。今後のマルチプロセッサコア による並列処理やユビキタス時代におけるシステム設計の研究のため、プロセッサの構造と動作に ついて理解を深め、ハードウェア設計の基礎を習得する。また、それによって様々なハードウェア ...
33
Nios IIプロセッサ・リファレンス・ハンドブック、セクション I. Nios IIプロセッサ Ver. 1.2
... II コアの JTAG デバッグ・モジュー ルをコンフィギュレーションするための設定が表示されます。ターゲッ ト・アプリケーションに適したデバッグ機能を選択することができます。 Nios II プロセッサなどのソフトコア・プロセッサは、従来型の固定プロ セッサにはない独自のデバッグ機能を提供します。 Nios II プロセッサの ...
56
プロセッサ・アーキテクチャ
... II プロセッサは、シーケンシャル命令をプリフェッチして分岐予測 を実行し、命令パイプラインを可能な限りアクティブに保持します。 命令マスタ・ポートは、常に 32 ビットのデータを取得します。 命令マス タ・ポートは、システム・インタコネクト・ファブリックに含まれるダ イナミック・バス・サイジング・ロジックに依存します。 ダイナミック・ バス・サイジングによって、ターゲット・メモリの幅に関係なく、すべ ...
24
倍精度マルチコアプロセッサ及び SSD ストレージによる 計算機合成ホログラムの高速化の研究 2015 年 1 月 杉山充
... 推定値（秒）＝ 画素数 （N）× 物体点数 （M）× 演算数（30）/ 理論性能値 （N）= 画素数 1,920 × 1,080, （M）= 物体点数 1,048,576 それぞれの計算効率は, GRAPE-DR ボードが 23.4%・SR16000 は 20.0%・CPU は 55% となる. この実行性能については, 並列度が大きくなると実行性能は理論性能値より落ち る傾向があることや開発環境の違いも, 一つの要因と考えられる. ...
55
Niosエンベデッド・プロセッサ プログラマ・リファレンス・マニュアル ver.1.1 Mar01
... Nios プロセッサの命令セットは、C および C++ からコンパイルしたプロ グラムをサポートするように制定されています。 この命令セットには、 算 術計算やロジック処理など、標準的な命令セットの他に、ビット処理、 バイト抽出、データ移動、制御フロー変更などの命令セット、条件設定 が可能な小さな命令セットが含まれています。この小さな命令セットを ...
116
アライドテレシス コア・スイッチ SwitchBlade x908 / x900シリーズとディストリビューションスイッチ x600シリーズで実現するIPv4/v6 デュアルスタック・リングネットワーク
... ■ 概要 概要 一般的なネットワークは、高 価なスイッチを中心として、 ディストリビューションス イッチやエッジスイッチと1:n で接続するスター型構成です。 スター型構成では、”n”の数が 多くなるほど、接続に要する イーサネットケーブルの本数 が多くなり、構築に必要なコ ストは増加していきます。 アライドテレシスのLayer2 リ ングプロトコル “EPSR” を使 うと、それぞれ隣接する機器 との接続を行い、リング型接 ...
19
目的と目次 OpenCL はこれからのマルチコアプログラミングの主流 ( かも ) GPU (NVIDIA, AMD/ATI) Cell B.E. 組み込みプロセッサ 共通コードとして OpenCL に対応するために必要な準備を考える 目次 基礎編 ( 今回 ) OpenCL とは 実践編 高速化の
... Hideo Matsufuru, meeting on 3 Dec 2010 p6 ホストとデバイス ホスト デバイス PCIe ホストプログラム C/C++ で記述 カーネルプログラム OpenCL C言語で 記述 OpenCL ランタイム API で制御 NVIDIA Tesla (GPGPU) の場合 ソフトウェアモデル ハードウェアモデル デバイスは独自のメモ[r] ...
21
ルート プロセッサ
... RP カードは、Cisco CRS-1 4 スロット ラインカード シャーシ内でルート処理、アラーム、ファン、 および電源装置コントローラ機能を実行します。また、 RP カードと各ファン トレイ / 電源装置を 接続する i2c 通信リンクを使用して、ファン、アラーム、電源装置を制御します。 冗長性を確保するには、シャーシごとに 2 つの RP カードを搭載する必要があります。1 つは プラ ...
6
ルート プロセッサ
... RP カードは、Cisco CRS-1 キャリア ルーティング システム内で、ルート処理、アラーム、ファン、 および電源装置コントローラ機能を提供します。 RP カードは、RP カードから各ファン トレイ / 電 源装置に i2c 通信リンクを使用して、ファン、アラームおよび電源を制御します。 2 台の RP カードには、シャーシごとの冗長性が必要です。1 つは アクティブ もう 1 つは スタンバ イ になります。各 ...
6