高集積・高性能・低コスト・低消費電力
1.1nV/√Hz の低ノイズ、低消費電力、高精度 オペアンプ、小型 DFN-8 パッケージ datasheet (Rev. A)
... 定されています。動作電圧または温度によって大きく異なるパ ラメータについては、代表的特性に示します。 入力保護 OPA211の入力端子は、図45に示すように、双方向接続のダ イオード･ペアによって過度の差動電圧から保護されています。 ほとんどの回路アプリケーションでは、入力保護回路は出力に 影響を及ぼしません。ただし、低ゲイン、またはG = 1の回路 では、アンプの出力が入力ランプに対して高速に応答できない ...
36
ADP5091/ADP5092: MPPT と充電管理機能付き超低消費電力のエネルギー・ハーベスタ PMU
... ギー伝導システムを保守するための外付け部品の選択手順、レイ アウトと組み立ての考慮事項について説明します。 エネルギー・ハーベスタの選択 エネルギー・ハーベスタの入力ソースは、コールド・スタート、 非同期昇圧、同期昇圧に対して最小レベルの電力を供給する必要 があります。コールド・スタートを完了するために必要な最小入 力電力は、次式で計算できます。 ...
28
FPGA と SoC FPGA および SoC 製品ファミリ低消費電力 実績のあるセキュリティ 優れた信頼性
... ProASIC3 ファミリ: ProASIC3/E FPGA CPLD を置き換える低密度 FPGA ProASIC3 シリーズ フラッシュFPGA は、今日最も要求が厳しいボリューム アプリケーションのために消費電力、性能、密度、機能を飛躍的に 進歩させた製品です。ProASIC3 デバイスは Arm Cortex-M1 ...
28
ADV7390/ADV7391/ADV7392/ADV7393: SD ／ HD低消費電力、チップ・スケール、10 ビットビデオ・エンコーダ
... ダブル・バッファリング サブアドレス0x33、ビット7（ED/HD） サブアドレス0x88、ビット2（SD） ダブル・バッファ・レジスタは、フィールドごとに 1 回更新さ れます。ダブル・バッファリング方式の場合、レジスタ設定の 変更は、アクティブ・ビデオ期間中は行わず、次のフィールド のアクティブ・ビデオ開始前に有効となるため、性能全体が向 上します。 ダブル・バッフ[r] ...
96
俯瞰区分と研究開発領域3.3.1 超低消費電力 ( ナノエレクトロニクスデバイス ) ス応用 245 ⑴ 研究開発領域の簡潔な説明従来よりも桁違いの超低消費電力を可能とするナノエレクトロニクスデバイスを実現し 集積回路への適用を目指す 新材料の特性を理論的 実験的に確認し システム最適設計によるデバ
... 日本を追うように米国、欧州、韓国、台湾でもプロジェクト研究が行われた。米国で は、 IBM や Intel がナノ材料技術、ナノデバイス技術、3D IC 形成技術、LSI 設計技術、 システム設計技術を手掛け、また、ベンチャー企業が積極的に投資を行っている。例え ば、 Maxim Integrated 社がウェーハレベルでキャパシタやオプティカルセンサを三次 ...
94
NJM062C/064C NJM062CA/064CA 低消費電力 J-FET 入力オペアンプ 特長 動作電源電圧 ±2 to ±18V 高入力抵抗 Ω typ. 広動作温度範囲 -40 C to 125 C バイポーラ構造 低消費電流 200μA/amp typ. スルーレート 3.5
... (2) 電源端子 V + への印加電圧に依らず入力端子に印加可能な電圧範囲です。 オペアンプとして正常に動作する範囲は電気的特性の同相入力電圧範囲になります。 (3) 消費電力は Ta=25°C の時に IC で消費できる電力値で, JEDEC 標準規格に準拠して測定された値です。 (4) 2-Layer: 基板実装時 76.2×114.3×1.6 mm (2 層 FR-4)で ...
21
一般社団法人電子情報通信学会 THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS 信学技報 IEICE Technical Report アスペクト指向プログラミングによる高性能 低消費電力化 鷲崎弘宜 大河原洸
... [7] Doug Lea, “A Java Fork/Join Framework,” Proceedings of the ACM conference on Java Grande , 2000. [8] 大 橋 昭 , 久 保 淳 人 , 水 町 友 彦 , 江 口 和 樹 , 村 上 真 一 , 高 橋 竜 一 , 鷲 崎 弘 宜 , 深 澤 良 彰 ほ か , “ AOJS： JavaScript の た め の ...
6
スピントランジスタの基本技術を開発 ― 高速・低消費電力、メモリにもなる次世代半導体 ―
... z スピンMOSトランジスタは、微細化によらず高速化でき、低消費電力、不 揮発性など優れた特長がある。トランジスタをいくつも用いるSRAMをスピ ンMOSトランジスタ一つに置き換えることも可能。さらに、製品完成後に 回路の再構成が可能なため、FPGAのような利便性も持つ。 ...
20
AD9833: 低消費電力 20 mW 2.3 〜 5.5 V プログラマブル波形発生器
... 次のセクションで、これらのサブサーキットについて説明しま す。 回路の説明 AD9833 は、完全統合型のダイレクト・デジタル・シンセシス （ DDS ）チップです。最高 12.5MHz のデジタル作成されたサイ ン波を提供するために、リファレンス・クロックが 1 つ、低精 度抵抗が 1 つ、デカップリング・コンデンサが複数必要です。 RF 信号を生成するほか、簡単な変調方式から複雑な変調方式ま ...
20
最近の CPU (ARM の一種 ) Nvidia 社製 Tegra 3 の省電力技術 4-PLUS-1 メインである 4 つのコアに加え 低性能 低消費電力のコンパニオンコアを状況に応じて活用する技術 端末のパフォーマンスが必要なときは 4 つのコアから必要な数のコアを使い 不要なときは低消費電力
... ニオンコア を状況に応じて活用する 技術。 – 端末のパフォーマンスが必要なときは4 つのコアから必要な数のコアを使い、不 要なときは低消費電力のコンパニオンコ アだけで動作して全体の消費電力を削 ...
56
Zynq UltraScale+ MPSoC で圧倒的な低消費電力と柔軟性を実現 (WP470)
... ASSP ベー ス のすべてが固定 さ れた ソ リ ュ ーシ ョ ン と は異な り 、 Zynq UltraScale+ MPSoC は、 32 ビ ッ ト ま たは 64 ビ ッ ト デー タ 幅のプ ロ セ ッ シ ン グ シ ス テ ム をベース と する最高の ス ケー ラ ビ リ テ ィ を提供し ます。グ ラ フ ィ ッ ク スやビデオ パ イ プ ラ イ ン な ど の ク リ テ ィ カルな アプ リ ケーシ ョ ...
14
グリーンコンピューティングのための低消費電力マルチコア技術 「特技懇」誌のページ（特許庁技術懇話会 会員サイト）
... セッサ間で並列実行する）に加え、ループ、関数（あるい はサブルーティン）、基本ブロック（代入文及び条件分岐 文からなるブロック）を粗粒度タスクと定義しそれらの間 の制御依存（条件分岐に伴って生じる依存関係）及びデー タ依存（データの定義及び使用によって生じる依存関係） を解析し条件分岐を越えた並列性を利用する粗粒度タスク 並列性と、基本ブロック内の文単位の近細粒度並列性の、 プログラムの複数粒度の並列性を利用する独自の方式であ ...
12
OP1177/OP2177/OP4177: 低ノイズ、低入力バイアス電流の高精度オペアンプ
... OP1177/OP2177/OP4177 適切なボード・レイアウト OPx177 は高精度デバイスです。PCB レベルで最適性能を確保 するためには、ボード・レイアウトに注意が必要です。 リーク電流をなくするために、ボード表面をクリーンにして湿 気をなくす必要があります。回路ボードの表面コーティングを 行うと、表面の湿気の蓄積が少なくなり、湿度バリアが構成され て、ボード上の寄生抵抗の減少に役立ちます。 ...
24
目 次 1. 太 陽 光 発 電 の 将 来 コスト 低 減 のシナリオについて 2. 技 術 改 良 型 シナリオのコスト 低 減 の 見 通 し 太 陽 光 発 電 のコスト 低 減 の3つの 可 能 性 (1) 発 電 システムの 単 価 の 低 下 (2) 発 電 モジュールの 耐 久 性
... • EPIA（欧州太陽光発電産業協会）による、将来の太陽光発電の導入量・コストの見通しを示したレ ポート。 • 太陽光発電モジュールやインバータの価格は、世界累積導入量に対する進歩率78%の学習曲線 に従い低下し、それ以外のコスト要素（付属機器、設置費）はより緩やかな価格低下を想定。 ...
27
イットリウム系大電流・低損失超電導電力ケーブル
... 撲滅、1 kmを超える長尺化、低コストでの安定製造技術の確 立がある。今回の成果を踏まえて上記課題を早急に解決し、 Y系線材をニーズに応じて提供できるよう努力したい。 ケーブル開発では、超電導線材を多層導体化したケーブ ルの交流損失特性を含む電気的特性及び機械的特性の基礎 データを収集し、コンパクトで低損失なケーブル設計を確 立した。当社Y系線材を用いて15 m長の大電流・低損失超 ...
7
AD8307: 低コスト、DC ～ 500 MHz、 92 dB LOG アンプ
... 図26にチップ・イネーブル・インターフェースを示します。ダ イオード接続されたトランジスタの電流は、バンドギャップ・リ ファレンスとバイアス・ジェネレータのオン／オフ状態をコント ロールし、ピン6が5 Vに引張られているときの最大値は、最悪の ケースでも100μAです。接続がないとき、あるいは電圧が1 V未満 のとき、AD8307がディセーブルになり、消費電流は50μA未満のス ...
20
1 薄膜 BOX-SOI (SOTB) を用いた 2M ビット SRAM の超低電圧 0.37V 動作を実証 大規模集積化に成功 超低電圧 超低電力 LSI 実現に目処 独立行政法人新エネルギー 産業技術総合開発機構 ( 理事長古川一夫 / 以下 NEDOと略記 ) 超低電圧デバイス技術研究組合(
... LSI に混載できるキャッシュメモリ容量は、今後も増大すると予想されています。今回、微細 化による高密度化のアプローチとは異なり、多値化による高密度化を狙った開発を行い、製造コス ト増を抑制しながら、スピン注入型 MRAM の大容量化が可能であることを示すことができました。 本研究は、平成 22 年度経済産業省産業技術研究開発委託費「低炭素社会を実現する超低電圧デ ...
5
公開 資料 5-1 超低消費電力型光エレクトロニクス 実装システム技術開発 ( 中間評価 ) ( 平成 24 年度 ~ 平成 33 年度 10 年間 ) プロジェクトの概要 ( 公開 ) NEDO IoT 推進部 平成 29 年 9 月 28 日 超低消費電力光エレクトロニクス実装システム技術開発中
... ①光エレクトロニクス実装基盤技術の開発 光電子集積サーバ向け光電子集積インターポーザ(回路基板の光化)を実現するために必要な集積光部品・回路技術、 実装技術、設計技術等の 基盤要素技術 と光電子集積インターポーザ性能を大きく高める 革新的デバイス を開発 ②光エレクトロニクス実装システム化技術の開発 ...
58
超低消費電力、レール・ツー・レール出力、完全差動アンプ
... の組み合わせによる性能 高 性 能 オーディオA D C の 実 現 可能な 性 能を示 す ために、 T H S4531AをP C M4204の駆動アンプとしてテストしました。 PCM4202は、プロ用、放送用のオーディオ・アプリケーション向け に設計された高性能4チャネルA/Dコンバータです。PCM4204の アーキテクチャでは、高度なディザリング機構を含む1チャネルあた ...
45
進化 し 続ける エアパワー 高性能 高効率エアエンドとクリーンエンジンを搭載 デンヨー独自のパッケージング設計によりコンパクトで高出力 低燃費で環境に優しいエンジンコンプレッサです さらに力強く 地球に優しい デンヨーのDAS/DISシリーズ 高性能 高効率 高性能エアエンドを搭載 高効率で低燃費
... DIS-80VPBは全高を1350mm以下に抑えていますので、2tユニック(ブーム格納状態）に積載できます。 DIS-110VPB：4tトラック（3t仕様）に、DIS-200VPS/200VPB/200VPBE：4tトラックに積載できます。 狭い場所での基礎工事やボーリングなどの作業も可能になり、作業効率が格段に向上します。 DIS-110VPBの場合 DIS-80VPBの場合 ...
16