• 検索結果がありません。

研究としてのプロセッサアーキテクチャ

修士論文 各種プロセッサアーキテクチャの設計に基づいた デザインパターンの検討 氏名 : 安倍厚志 学籍番号 : 指導教員 : 山崎勝弘教授 提出日 : 2011 年 2 月 14 日 立命館大学大学院理工学研究科創造理工学専攻

修士論文 各種プロセッサアーキテクチャの設計に基づいた デザインパターンの検討 氏名 : 安倍厚志 学籍番号 : 指導教員 : 山崎勝弘教授 提出日 : 2011 年 2 月 14 日 立命館大学大学院理工学研究科創造理工学専攻

... HSCS 特徴は学習者が独自マイクロプロセッサ仕様策定と設計をしていく中で,段 階的に各種プロセッサアーキテクチャ学習,独自命令セット定義,アプリケーショ ン設計,及びプロセッサ設計技術など,コンピュータアーキテクチャを体系的に学習し ...

49

プロセッサ・アーキテクチャ

プロセッサ・アーキテクチャ

... FPGA JTAG 回路に接続されま す。 これにより、外部デバッグ・プローブから FPGA 上標準 JTAG イ ンタフェースを介してプロセッサにアクセスできます。 プロセッサ側で は、デバッグ・モジュールがプロセッサ・コア内部信号に接続されま す。 デバッグ・モジュールには、プロセッサに対してマスク不能な制御 ...

24

アプリケーションプロセッサを用いた画像ソリューションの構築

アプリケーションプロセッサを用いた画像ソリューションの構築

... これらを実現するためプラットフォームおよ び商品展開を図 -8 に示す。基本プラットフォーム {同図(a)}はコンピュートサブシステムおよび画 像フレームワークで構成され,本プラットフォー ム チ ッ プ 単 体 で もLinuxやAndroidを 搭 載 し た 1チップソリューションとして提供可能な構成とす る。本チップをベースにアプリケーション個別部 分を組み込んだプラットフォーム{同図(b)},お ...

10

アーキテクチャ

アーキテクチャ

... クライアントサーバモデル • コネクションレス通信(例:UDP,user datagram protocol) – LANなど高信頼な環境では効率的 – クライアントはメッセージ(サービスと引数)をサーバに送信, サーバは返事を送信 ...

21

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... ストールする – 書き込み直後に読み出しをするとキャッシュが対応できないでペナル ティが増えることもある →ノンブロッキングキャッシュ – 実際は階層化されているのでそれぞれ階層を考えないといけない – プロセッサがOut-of-order実行可能ならば読み出し時にストールしな ...

34

ハイエンドプロセッサ内蔵SRAM技術

ハイエンドプロセッサ内蔵SRAM技術

... 富士通は,社会基盤を支えるサーバ商品に搭載するプロセッサを国内では唯一独自開発 している。その開発戦略は,半導体部門と協力してテクノロジと同時にプロセッサを並行開 発するものである。ここで紹介するSRAM技術とは半導体製造と回路方式複合技術であり, 高性能,小面積,低消費電力相反する要件を高いレベルで満足させ,テクノロジ立上げ ...

6

プロセッサ メモリ パリティ エラー(PMPE)

プロセッサ メモリ パリティ エラー(PMPE)

... NIM ために報告されれば(x)は、スロット(x)ネットワーク モジュールを交 換します。 スロット(x)に割り当てられる SRAM はまた影響を受けます。 この場合、 SRAM を取り替えて下さい。SRAM における繰り返されたパリティ エラーは不完全な SRAMチップを、か SRAM に誤った パリティを書いた不完全なネットワーク モジュールを 示します。 ...

6

富士通SPARC64 VII プロセッサ

富士通SPARC64 VII プロセッサ

... ら 回復 SECDED : Single Error Correction Double Error Detection L1 キ ャ ッ シ ュ、 L2 キ ャ ッ シ ュ、 TLB はウ ェ イ 単位で縮退が可能です。 エ ラ ー発生回数を機能単位ご と にカ ウ ン ト し 、 単位時間あた り エ ラ ー回数が上限値を越え る と 縮退し て、 それ以降はその ウ ...

13

「FPGAを用いたプロセッサ検証システムの製作」

「FPGAを用いたプロセッサ検証システムの製作」

... LSI 設計に必要なコストはプロセス微細化と回路規模増加 に伴って非常に高くなり、医療機器など少量生産では採算がとれなくなっている。このような 場合、コストに見合うように価格を高くするしかなかっただが、大量生産によって価格が下がっ た FPGA を用いることで、少量生産しかされないシステムでも低コストで実現が可能になった。 また、FPGA は ...

33

IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻:基本アーキテクチャ

IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻:基本アーキテクチャ

... 環境互換性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4 11.2.2. デノーマル・ゼロ・フラグ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ...

418

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... 縮みさせ、円板を回転させることにより、ヘッドを読み書きしようとするデータ 上に持ってきて、データを読んだり書いたりします。容量を大きくし、性能を 上げるため、複数円板を同軸上に回して複数ヘッダでアクセスする方法 が一般的です。一時期にヘッド下にある全てトラックをまとめてシリンダと ...

38

MIPSのマイクロアーキテクチャ

MIPSのマイクロアーキテクチャ

... 次はパイプラインインターロック説明です。lw命令命令がそれを使う時、こ れがデータハザードによるインターロックでlwstallという信号名を使っています。分岐 命令方はbranchstallという名前になっていて、Eステージ命令結果が次分 ...

37

倍精度マルチコアプロセッサ及び SSD ストレージによる 計算機合成ホログラムの高速化の研究 2015 年 1 月 杉山充

倍精度マルチコアプロセッサ及び SSD ストレージによる 計算機合成ホログラムの高速化の研究 2015 年 1 月 杉山充

... 秒 オ ー バ ー ヘ ッ ド が あ る こ と が 示 さ れ て い る ...PCI-Express バス通信や, GRAPE-DR ボード上メモリやシステ ムメモリへマッピングといった計算以外前処理に時間を要していることを示している ...

55

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... ただし、この式は問題があります。まずミスペナルティは一定ではないです。 Write Backキャッシュでは書き戻しを伴うかどうかで2倍くらい違ってきます。 次にこの式では書き込みミスでもCPUは次命令を実行できるとしましたが、 書き込みが続いたり、書き込み命令がミスした直後に読み出しを行う時などそ 読み出しがヒットしてもキャッシュが使えない場合がでてきます。(これを防 ...

34

FPGAを用いた行列計算専用プロセッサの設計

FPGAを用いた行列計算専用プロセッサの設計

... [1] 、また、計算アルゴリズム並列化一つモデルを作成した [2] 。 専用計算機計算対象、計算アルゴリズムが決定したところで、次は計算アルゴリ ズムを実際にハードウェア化することが課題である。ハードウェア化に際して、まず 検討しなければならないことは設計手段と使用するテクノロジーであるが、前節で述 ...

139

ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0

ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0

... Kepler GK110 では、グローバルメモリーアトミック操作スループットが Fermi に比べ て大幅に改善されました。共通グローバルメモリーアドレスに対するアトミック操作スル ープットは、1 クロックあたり 1 操作と 9 倍にも高速化されています。独立したグローバル アドレスに対するアトミック操作スループットも大幅に高速化され、アドレス競合を処 ...

24

コンピュータアーキテクチャⅡ

コンピュータアーキテクチャⅡ

... 並列処理30年 西暦 HPCCプロジェクト 日本 山崎研究室 1991 HPC法 ゴア副大統領 1992 グランドチャレンジ リアルワールドコンピューティング トランスピュータ 64プロセッサ 1993 グランドチャレンジ KSR-1 キヤノン 64プロセッサ 1995 国家情報基盤 AP-1000+ 富士通 64 ...

65

Oracle Identity Managementの概要およびアーキテクチャ

Oracle Identity Managementの概要およびアーキテクチャ

... 管理インフラストラクチャから提供されるサービスでユーザー資格証明 妥当性をチェックします。認証およびアプリケーションに関連する通信 は、識別情報ポリシー・アサーション・サービスで実行されます。たとえ ば、Oracle Identity Management インフラストラクチャでは、OracleAS Single Sign-On によって発行される、暗号化された Cookie に含まれる資格証明妥 ...

13

AWS によるマイクロソフトアーキテクチャの最適化

AWS によるマイクロソフトアーキテクチャの最適化

... まとめ • AWS は、マイクロソフトアーキテクチャに最適化された幅広いス ケーラブルなサービスを提供 • AWS クイックスタートリファレンスでは、セキュリティと可用性 に関するベストプラクティスにしたがってActive Directoryや SQL Serverなどワークロードをデプロイ可能 ...

56

目次 はじめに アーキテクチャの比較

目次 はじめに アーキテクチャの比較

... PC パフォーマンス特性に完全に依 存しています (注: ネットワークパフォーマンスは、ハードウェアよりもオペレーティング システム ソ フトウェアに関係しています。ハイエンド PC で使用可能なメモリ、ディスク、およびプロセッサは、ロー エンド サーバー場合とほぼ同じです)。PC とサーバーオペレーティング システム重要な違いに ...

12

Show all 10000 documents...

関連した話題