時代はスーパスカラ・プロセッサ
プロセッサ・アーキテクチャ
... MMU は、JTAG デバッグ・モジュール・トレース をサポートしていません。 デバッグ・モジュールは、アルテラの FPGA の JTAG 回路に接続されま す。 これにより、外部デバッグ・プローブから FPGA 上の標準 JTAG イ ンタフェースを介してプロセッサにアクセスできます。 プロセッサ側で ...
24
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... データ は TX お よび RX FIFO でシ リ ア ラ イ ズ/デシ リ ア ラ イ ズ さ れます。 ま た、 コ ン ト ロー ラ ーには RxD および TxD 信号の さ ま ざ ま なループバ ッ ク 設定をサポー ト す る ためのモー ド ス イ ッ チが含まれてい ます。 FIFO 割 り 込みス テータ ス ビ ッ ト は、 ポー リ ン グ ま たは割 り ...
156
仮想化権利のみの違い Standard エディションでは 2 つの仮想インスタンスを実行でき Datacenter エディショ ンでは無制限の仮想インスタンスを実行できます プロセッサベースの一貫したライセンスモデル サー バーあたり最大 2 基の物理プロセッサを対象とします Essentials
... A: マイクロソフトは価格およびライセンスに関する決定を慎重に行っています。すべての価格設定は、製品価値、顧客およびパート ナー フィードバック、および市場状況の変化が考慮に入れられています。Windows Server Standard エディションと Windows Server Datacenter エディションの間では、Windows Server Datacenter ...
13
ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル (TRM)、第11章：SD/MMC コントローラ
... BIU は、コントロールお よびステータス・レジスタ（CSR）をアクセスするホストのためのスレーブ・インタ フェースを提供します。また、このユニットは DMA インタフェースを介して独立し た FIFO バッファへのアクセスを提供します。 DMA コントローラは、システム・メモ リと FIFO バッファ間でデータを交換するための責任があります。 DMA レジスタは、 DMA ...
88
Vivado Design Suite ユーザー ガイド : エンベデッド プロセッサ ハードウェア デザイン (UG898)
... • マスター ポート発行能力 : 8 読み出し、8 書き込み • スレーブ ポート ID 幅 : 6 • スレーブ ポート許容能力 : 8 読み出し、8 書き込み これらのインターフェイスは、マスター インターコネクトおよびスレーブ インターコネクトのポートに直接接 続されます。 FIFO バッファーをエラボレートしてパフォーマンスおよびスループットを増加する AXI_HP とは異なり、追加の FIFO ...
109
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... ン ス タ ン シエー ト す る か を選択で き ます。 こ の選択に よ っ て、 新 し い ILA が イ ン ス タ ン シエー ト さ れ る か、 既に イ ン ス タ ン シエー ト さ れた ILA が再利用 さ れて、 MDM の ク ロ ス ト リ ガー ピ ンが接続 さ れます。 カ ス タ ム ロ ジ ッ ク Vivado IP パ ッ ケージ ャーを使用する と 、 ユーザーお よびサー ド パーテ ィ ...
157
ハード・プロセッサ・システム (HPS)のテクニカル・リファランス・マニュアル (TRM) 、第12章：クワッドSPIフラッシュ・コントローラ
... 例えば、以下の条件を考慮してください。 ■ 間接モードを使用する読み込まれるデータの総量は 256 バイト ■ SRAM のウォーターマーク・レベルが 128 バイトに設定されている ■ ソフトウェアは、64 バイトまでのバースト・タイプの転送サイズを設定する これらの条件下で、DMA のペリフェラル・リクエスト・コントローラは SRAM フィ ル・レベルが 128 ...
22
FPGAを用いた行列計算専用プロセッサの設計
... 計算時間短縮のためにはスーパーコンピュータをはじめとする並列コンピュータを用 いた計算の並列化が考えられるが、演算に並列化できない部分があるとどんなにプロ セッサ数を増やしても並列処理の効果は期待できない、プロセッサ間の通信が多い場 合、そこで時間がかかる等の問題があるため、計算時間短縮にはならない場合が多い。 ...
139
HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS 9.1.3 使用上の注意点
... 回避するには、ATI Rage XL ビデオドライバのバージョンを 5.0.2195.5022 以降に更新してください。 SAS Note SN-012187 に、この問題が記載されています。 クライアント層（ Client Media 使用） ATI Rage XL ビデオドライバの使用時に、Java ベースのプロダクトで問題が発生する ATI Rage XL ビデオドライバの使用時に、Java ...
7
アプリケーションプロセッサを用いた画像ソリューションの構築
... あ ら ま し アプリケーションプロセッサを用いた画像ソリューションとは，富士通の得意とする 画像処理技術を生かし，ソフトウェアや評価ボードを含めたアプリケーションプラット フォームを顧客に提供する形態である。このプラットフォームを使用することにより， セットメーカである顧客は多機能な新製品を短期間に開発し，市場へ投入することがで ...
10
USB 2.0 OTGコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... ホスト・フレーム・インタバール・レジスタ（hfir）は、対応する PHY のクロッ ク設定で更新されます。 SOF パケットを送信するための hfir は、ホスト・モー ド・レジスタ （hostgrp）グループに属しています。 7. ソフトウェア・ドライバは、グローバル・レジスタ（globgrp）グループ内の次 のレジスタを下にリストされている順序でプログラムする必要があります。 a. ...
18
第一章 本書の概要 ( ア ) はじめにいわゆるサーバ用プロセッサである Xeon と いわゆるデスクトップ用プロセッサである Core i7 の違いを性能の観点からまとめました 性能とは例えば速さなどの数値のことで 機能 ( できること ) の違いについては立ち入りません Xeon の方がなんとな
... Row Buffer ヒット 上記の CAS レイテンシは、簡略化して「メモリのレイテンシである」と言われること がよくありますがこれは一概には正しくありません。 Row アクセスでは目的の Row を Row Buffer に持ってきましたが、連続した Column へのアクセスではすでに Row Buffer に目的の Row が存在することになります。これを ...
15
「FPGAを用いたプロセッサ検証システムの製作」
... FPGA は Field Programmable Gate Array の略で、出荷後にに回路構成をプログラム可能な LSI のことであり、開発現場や製品への実装後に内部の機能を自由に変更することが可能である。同様 の機能を有した回路に CPLD がある。CPLD は Complex Programmable Logic Device の略で、 FPGA ...よりも劣っている。FPGA ...
33
インテル(R) Itanium(R) 2 プロセッサ・リファレンス・マニュアル：ソフトウェアの開発と最適化
... 2 プロセッサでは、間接分岐には常にペナルティが発生する。正しく予測された間接分岐 では、2 サイクルのフロントエンド・バブルが発生する。分岐有無予測またはアドレス予測が誤っ ている場合は、6 サイクル以上のパイプライン・ストールが発生する。アドレス予測は、フロント エンドが認識する、分岐が参照する分岐レジスタの内容に基づいて行われる。フロントエンドは ...
190
I2Cコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... I 2 C コントローラがスレーブ・トランスミッタとして動作しているときにのみ、この モードが発生します。リモート・マスタがスレーブ・トランスミッタによって送信 されたデータを認識しており、スレーブの TX FIFO 内にデータが存在しない場合、I 2 C コントローラは、リード・リクエストの割り込み（RD_REQ）を発生してデータがリ モート・マスタに送信される前に TX FIFO に書き込まれるデータを待機します。† ...
26
Telechips社(韓国)製プロセッサ（ARM9、ARM11）の開発ツールを
... 【Telechips 社について】 Telechips 社はマルチメディア市場における韓国の代表的なファブレス半導体企業です。同社は AV プレーヤ ー、携帯電話などのポータブルモバイル機器、カーナビゲーション・カーオーディオなどの車載機器、ホー ム AV・IP-STB などのホームメディア機器や、 モバイル TV 及び DAB/DAB+などのブロードキャスティング機器、 ...
5
デジタル文書はダイナミックレイアウトの時代へ向かう
... Docs は 2006 年に始まったものなので、約 5 年ほど経過し たサービスである。最初はワードプロセッサ文書だけだったが、表 計算、プレゼンテーション、メールなどが統合されたオフィス・ツ ールになっている。徐々に機能追加がなされているが、進歩は比較 的緩やかに感じる。現在は、HTML5 ...
42
ハードウェア記述言語を用いた行列計算専用プロセッサの設計
... 5 PeakVHDL&FPGA の使用方法 PeakVHDL&FPGA はアメリカの Accolade Design Automation 社 ( 以下 Ac- colade) が発売した VHDL 処理システムで，主に VHDL コンパイラと論理合成ツー ルから構成されている . VHDL コンパイラと全体のユーザインターフェイスは Acco- lade ...
89
AM571x Sitaraプロセッサシリコン・リビジョン2.0 datasheet (Rev. G)
... Neon™拡張機能を持つシングルコアのArm Cortex-A15 RISC CPUと、TI C66x VLIW浮動小数点DSPコアによ り、プログラムが可能です。Armプロセッサにより、開発者は制御機能と、DSPおよびコプロセッサ上でプログラムさ れるビジョン・アルゴリズムとを分離して、システム・ソフトウェアの複雑性を低減できます。 さらに、TIはArmおよびC66x ...
398
NANDフラッシュ・コントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... およびステータス・レジスタ（CSR）にアクセスします。フラッシュ・コントローラ は、コマンド・シーケンスおよびフラッシュ・デバイスのやりとりをすべて処理し ます。ブートストラップ・インタフェースは、NAND フラッシュ・メモリから HPS をブートする場合、NAND フラッシュ・コントローラのコンフィギュレーションをサ ポートしています。フラッシュ・コントローラは、HPS HPS Cortex ...
36