情報プロセッサ
ソフトウェア & ハードウェア最適必要条件 PU: - Intel Core i7 3.2 GHz プロセッサ メモリ : - 6GB DDR3 (3x2GB) 1066 MHz メモリモジュール ストレージ : - 4 Four Solid State または 10,000 RPM SATA ディ
... 使用キーにONYX X10.1の使用ライセンスがあるかどうか分からない場合は、現在インストールしているONYXソフトウェアで[フ ァイル > 表示 > キー]と進んでキー情報を開き、バージョンを確認することができます。また使用のキー番号と共にアップグレー ドについて、お近くの販売代理店にお問合せいただくこともできます。 ソフトウェア＆ハードウェア最小必要条件 ● CPU: ...
5
HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS 9.1.3 使用上の注意点
... このマニュアルの正確な書籍情報は、以下のとおりです。 Alert Notes -- SAS ® 9.1.3 for HP-UX for the Itanium Processor Family Architecture Copyright ® 2008, SAS Institute Inc., Cary, NC, USA. 本書は、発行元であるSAS Institute, ...
7
システム要件 ウイルスバスタービジネスセキュリティサービス 6.5 Windows 用クライアント CPU x86 アーキテクチャの Intel Pentium4 プロセッサまたは互換プロセッサ x64 アーキテクチャのプロセッサ (AMD64 および EM64T に対応 IA64(Itanium
... ※特に断りのない限り、最新バージョン含め 5 世代のバージョンをサポートします。新バー ジョンがリリースされた際には、順次検証を実施し、サポート対象となります。その際、サ ポート対象にできない状況がある場合には、別途情報を記載します。 Web ブラウザ ...
5
ＴＩのSitaraプロセッサ上のEtherNet/IP
... デバイス内では、関連するデータのグループおよびデータに対応付けられた動作ごとに、オブジェ クトが作成されます。 CIP には、デバイスや、デバイスの機能および通信の仕組み、デバイスに 固有の ID などを表す特定のオブジェクトが必要です。 必須オブジェクトの 1 つが ID オブジェクトで、これは情報（ ID データの値）または属性（ベンダー ID 、デバイスの種類、デバイスのシリアル番号、データなど）を保持します。 ...
13
「FPGAを用いたプロセッサ検証システムの製作」
... 模な回路では数時間から数日かかることもある。そのため、最近では FPGA を用いて実現した等 価回路による検証が盛んに行われている。 FPGA は Field Programmable Gate Array の略で、出荷後にに回路構成をプログラム可能な LSI のことであり、開発現場や製品への実装後に内部の機能を自由に変更することが可能である。同様 の機能を有した回路に CPLD がある。CPLD は Complex ...
33
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... 供 さ れ、 ザ イ リ ン ク ス は、 本通知を も っ て、 明示、 黙示、 法定を問わず (商品性、 非侵害、 特定目的適合性の保証を含みますが こ れ ら に限 ら れません)、 すべての保証お よび条件を負わない (否認する) も の と し ます。 ま た、 (2) ザ イ リ ン ク スは、 本情報 (貴殿ま たは貴社に よ る 本情報の使用を含む) に関係 し 、 起因 し、 関連する、 ...
157
Vivado Design Suite ユーザー ガイド : エンベデッド プロセッサ ハードウェア デザイン (UG898)
... Zynq-7000 AP SoC では、Vivado IP インテグレーターを使用して、XML 形式のアプリケーションでハー ドウェア プラットフォーム情報をほかのデータ ファイルと共に取り込みます。これらの情報がソフトウェア デザイン ツールで使用され、ボード サポート パッケージ ライブラリが作成およびコンフィギュレーション され、コンパイラ オプションが推論され、プロセッシング ...
109
NANDフラッシュ・コントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... spare_area_skip_bytes レジスタおよび spare_area_marker レジスタを無視します。 フラッシュ・コントローラは、ホスト・またはデバイスから受信したものとして データを転送します。 メイン + スペア領域転送モードでは、spare_area_skip_bytes レジスタで指定され ているオフセットから、NAND フラッシュ・コントローラがページの最終セクタをス ...
36
Telechips社(韓国)製プロセッサ（ARM9、ARM11）の開発ツールを
... Telechips 社についての詳しい情報は、http://www.telechips.com/でご覧になれます。 トーメンエレクトロニクスは Telechips 社の日本代理店です。 【トーメンエレクトロニクス社について】 トーメンエレクトロニクスは、外国製半導体を中心とする輸入販売商社で海外の最先端技術を搭載する製品 群をお客様に提供しております。 ...
5
I2Cコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... クロックの同期化 2 つ以上のマスタが同時にバスの情報を転送しようとすると、SCL クロックをアービ トレーションして同期する必要があります。すべてのマスタは、メッセージを転送 するために独自のクロックを生成します。データは、SCL クロックの High 期間中で のみ有効です。クロック同期化は、SCL 信号にワイヤ AND 接続を使用して実行され ます。マスタが SCL クロックを 0 に遷移すると、マスタは、SCL ...
26
USB 2.0 OTGコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... IN トランザクションの場合、USB ホスト・コントローラは、すべての周期と非周期 的なトランザクション用として 1 つの受信 FIFO バッファを使用します。パケットが システム・メモリに転送されるまで、コントローラは、受信 FIFO バッファで USB デ バイスからパケットのペイロードを保持します。また、受信 FIFO バッファは、受信 した各パケットのステータスも保持します。ステータス・エントリは、受信された ...
18
ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル (TRM)、第11章：SD/MMC コントローラ
... アプリケーションがシングルまたはマルチのブロック・リード・コマンドを実行す る必要がある場合、アプリケーションは、card read threshold フィールド （cardrdthreshold）で適切なカード・リード・スレッショルド・サイズで cardthrctl を設定し、cardrdthren ビットを 1 に設定する必要があります。コントロー ラで指定されたこの追加情報は、RX FIFO ...
88
仮想化権利のみの違い Standard エディションでは 2 つの仮想インスタンスを実行でき Datacenter エディショ ンでは無制限の仮想インスタンスを実行できます プロセッサベースの一貫したライセンスモデル サー バーあたり最大 2 基の物理プロセッサを対象とします Essentials
... 製品の概要 Windows Server 2012 R2 は、エンタープライズ クラスのサー バーおよびクラウド プラットフォームを提供するグローバル スケー ルのクラウド サービスに関するマイクロソフトの実績の集大成で、 最も重要なワークロード用にパフォーマンスを最適化することが できるだけでなく、サービス停止に対する堅牢な復旧オプション も備えています。Windows Server 2012 R2 では、包括的な ...
13
倍精度マルチコアプロセッサ及び SSD ストレージによる 計算機合成ホログラムの高速化の研究 2015 年 1 月 杉山充
... 2.1.1 ホログラムの記録 まず, 計算機を用いない通常のホログラムにおいて物体の 3 次元情報をホログラムへ記 録する原理を説明する. レーザー光をビームスプリッタで 2 つに分ける. 2 つに分けられた 光の一方を物体に当てる. それにより物体から反射光が生じこの反射光はあらゆる方向に 広がり, 物体から適当な位置にある記録材料に届く. この反射光を物体から生じる光とし て物体光と呼ぶ. もう一方のレーザー光は, ...
55
情報処理学会研究報告 IPSJ SIG Technical Report Vol.2010-ARC-187 No.3 Vol.2010-EMB-15 No /1/28 マルチコアプロセッサのコアごとのアクセス局所性を利用した共有キャッシュの消費電力削減 1 1 L2 キャッシュに共有キャ
... マルチコアプロセッサのコアごとのアクセス局所性 を利用した共有キャッシュの消費電力削減 佐藤 公紀 †1 阿部 公輝 †1 L2 キャッシュに共有キャッシュ方式を用いたマルチコアプロセッサにおいて, ライ ンごとのコア局所性に着目し, タグ比較の回数を減らすことにより動的な消費電力を 削減することを考える. L2 キャッシュの各ラインごとに前回アクセスしたコアの番号 を記憶させ, ...
6
GA-8I945G Pro/ GA-8I945G Intel Pentium D / Pentium 4 LGA775 プロセッサマザーボード ユーザーズマニュアル 改版 MJ-8I945GP-1003
... RAID レベル レベル レベル レベル RAID (Redundant Array of Independent Disks)は 2 台のハー ドデ ィ ス ク を 1 つの論理ユニ ッ ト と し て結合する方法です 。 こ の ア レ イ の利点はよ り よ いパ フ ォ ーマ ン ス ま たはデー タ エ ラ ー 耐性です 。 エ ラ ー耐性はデー タの冗長的操作 、 つ ま り ド ラ イ ブの 1 台が故障 して も ミ ラ ...
88
No. 月日曜日内容午前午後基礎理論アルゴリズム 数値表現 シフト演算 論理演算 情報の基礎理論 アルゴリズムの基本 順次 選択 繰り返し 1 4 月 7 日木データ構造 2 4 月 8 日金 コンピュータ構成要素プロセッサ メモリ 補助記憶装置 入出力アーキテクチャ 4 月 9 日土休日 4 月
... 9)仕事の仕方と仕事の管理演習 10)情報セキュリティ（モラルとマナー） 情報セキュリティの目的と対象、ホーム ページの見方、ネットでの発信、IDとパス ワード、電子メールのマナー ...
6
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... Cortex-A53 MPCore エンベデ ッ ド ト レース マ ク ロ セル (ETM) は、 プ ロ グ ラ ム フ ロー ト レース (PFT) アーキテ ク チ ャ に基づいて、 Cortex-A53 MPCore に対 し て リ アル タ イ ム命令フ ローを実行する モジ ュールです。 Cortex-A53 MPCore ETM は、 ト レース ツールで使用 さ れる情報を生成し、 プ ロ グ ラ ...
156
ルート プロセッサ
... ハード ドライブ RP または MSC からのコア ダンプなどのデバック情報の収集には、 IDE ハード ドライブが使用されます。通常、電源はオフのままで、 データを保存する必要がある場合にのみ起動します。 メモリ メモリは、 RP カードの SIMM モジュール上に常駐しています。RP は 2 ～ 4 GB のメモリで構成できます。 ...
6
プロセッサ メモリ パリティ エラー（PMPE）
... TAC Service Request Tool （ 登録ユーザ専用 ）を使用してアップロードします。 Service Request Tool にアクセスし、サービス リクエストに関連情報を一緒 に送り、メッセージの件名にサービス リクエスト数を記入して [email protected] に送信できなければ。 注: ...
6