図A: ECCアーキテクチャ
目次 はじめに アーキテクチャの比較
... はじめに 本書は、データベース .アプリケーションをピア .ツー .ピア .ネットワークからクライアント/サー バーに移行することを検討している業務を対象としています。Pervasive .には双方のネットワー クに適した製品、つまり、小規模のピア .ツー .ピア向けの .Workgroup .とクライアント/サーバー 向けの .Server .とがあります。どちらのデータベース .エンジンでも、基礎となる同じテクノロ ...
12
rcp-add-01:アーキテクチャ設計書
... 要件定義書（V0.1） 分析モデル（クラス図、シーケンス図、論理構造図）（V0.1） 1.2 参照資料／文献 この文書が参照する文書 やモデルを、できればパイ パーリンクを含めて一覧に します。可能な限り参照資 料・文献のバージョンも記 ...
18
RIETI - アーキテクチャの比較優位に関する一考察
... クチャ」の素描である。 アーキテクチャと２段階設計プロセス このように、一般に工学系の設計学では、設計のプロセスを、ある一群の製品機能を達 成する構造設計パラメータの値を決める行為として定式化することが多い。単純化のため に、構造と機能の関係は１次式で表せ、また機能要素と構造要素の数は同じであると見な そう。つまり、N 個の部品で N 個の機能を最適化する問題となる。言い換えれば、機能と ...
25
AWS によるマイクロソフトアーキテクチャの最適化
... まとめ • AWS は、マイクロソフトアーキテクチャに最適化された幅広いス ケーラブルなサービスを提供 • AWS クイックスタートリファレンスでは、セキュリティと可用性 に関するベストプラクティスにしたがってActive Directoryや SQL Serverなどのワークロードをデプロイ可能 ...
56
MIPSのマルチサイクル マイクロアーキテクチャ
... ではマルチサイクル版のVerilog記述を紹介しましょう。clk, rst_nは今まで通 りですが、1サイクル版と違ってメモリが一種類しかないので、インタフェー スはむしろ簡単になっています。readdataはメモリからの入力、adrはメモリ に対するアドレス、bはメモリへの書き込みデータです。なんでこれがbな の？と思うかもしれませんが、図を見るとわかるようにsw命令での書き込み ...
55
SoC FPGA 選定におけるアーキテクチャの重要性
... WP-01202-1.0 ホワイトペーパー © 2013 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, ENPIRION, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and ...
47
RIETI - コーディネーション・システムとしての製品アーキテクチャ
... これに対してモジュール型アーキテクチャは、ユーザーと部品モジュールの間に翻訳機 能と部品間コ−ディネーションを担当する仕組みを挿入することで、ユーザーが担当して いた、部品間・機能間のコーディネーションという負担を大きく軽減した。このアーキテ クチャでは、製品が果たす機能と各機能が果たすべき製品動作が明確に定義され、実行す べき動作情報を各部品に伝達し、それを実行するために各部品が他部品にどんな動作を要 ...
31
セキュアＶＭの アーキテクチャ概要
... BitVisorの構成 ATAホストコントローラ （IDE） USBホストコントローラ （UHCI, EHCI） NIC （Intel Pro100など） ストレージ 暗号化 (AES-XTS) ID管理 IPsec ハードウェア VMM.. ゲストOS ATAドライバ USBドライバ NICドライバ[r] ...
26
IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル
... 説明 デスティネーション・オペランド（第 1 オペランド）にある個別のデータ要素（ワー ド、ダブルワード、またはクワッドワード）のビットを、カウント・オペランド（第 2 オペランド）に指定されたビット量だけ右にシフトする。データ要素のビットが右 にシフトされると、空の上位ビットはクリアされる（ゼロに設定される） 。カウント・ オペランドによって指定された値が（ワードでは） 15、（ダブルワードでは）31、ま たは（クワッドワードでは） ...
432
ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0
... ここまで、Kepler GK110 GPU で新しく採用された、カーネルから GPU が行うワークを 直接起動できる機能について説明してきましたが、そのような機能を可能にするために、 Kepler GK110 のアーキテクチャにどのような変更が加えられたのかをも理解しておくこと も重要です。Kepler も、Fermi と同じように CPU からグリッドを起動することができます が、それだけではなく、Kepler SMX ...
24
IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル
... ® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル 上巻：基本アーキテクチャ 3-14 セグメント・レジスタはそれぞれ、コード、データ、またはスタックのいずれかの記 憶領域に対応付けられる。例えば、 CS レジスタには、実行中の命令を格納するコー ド・セグメント用のセグメント・セレクタが格納される。プロセッサは、CS レジスタ 内のセグメント・セレクタと EIP ...
500
Oracle Identity Managementの概要およびアーキテクチャ
... ID 管理の Oracle 製品との統合 各 Oracle テクノロジ・スタック（Oracle Application Server、Oracle9i Database Server, Oracle E-Business、Oracle Collaboration Suite など）は、設計に合うセキュリティ・ モデルをサポートします。これらのスタックすべてに Oracle Identity Management ...
13
Amazon Aurora for PostgreSQL アーキテクチャ・特長と移行
... DynamoDB, Amazon SWF, Amazon Route 53 といった 他のAWS のサービスを管理・ 監視のために利用 Amazon RDS プラットフォームを利用し、 マネージドサービスとして実現。運用・管理 機能をオフロード Amazon DynamoDB Amazon SWF Amazon Route 53 Logging + Storage[r] ...
51
SCIMA アーキテクチャと性能評価 - SCIMA アーキテクチャの概要 - 中村宏東京大学先端科学技術研究センター
... • キャッシュの一部（または全部）をオンチップメモリとしても 使えるようにする。変更の粒度は、way 例） 4way associative cache(1way 8kB)の場合 a. キャッシュ 32kB + オンチップメモリ 0kB b. キャッシュ 24kB + オンチップメモリ 8kB ...
19
IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻：基本アーキテクチャ
... プロセッサでは、IA-32 アーキテクチャにページングが導入された。これ は、4K バイトの固定ページ・サイズによって仮想メモリ管理を実現する方法である。このページン グ・システムは、オペレーティング・システムにとってはるかに効率がよい、アプリケーションに対 して完全に透過的である、実行速度を大きく犠牲にすることがない等、セグメントによる仮想メモリ 管理に比べて、はるかに優れた特長を備えている。IA-32 ...
418
プロセッサ・アーキテクチャ
... II アーキテクチャは、命令マスタ・ポート（命令キャッシュ）と データ・マスタ・ポート（データ・キャッシュ）の両方でキャッシュ・ メモリをサポートしています。 キャッシュ・メモリは、Nios II プロセッ サ・コアの主要部分として、オンチップに搭載されています。 キャッ シュ・メモリを利用すると、プログラムやデータ格納用の SDRAM など の低速オフチップ・メモリを使用する Nios II プロセッサ・システムの ...
24
UltraScale アーキテクチャ メモリ リソース ユーザー ガイド (UG573)
... ( 図 1-10 参照)。 こ のカ ス ケー ド モー ド では、 動作周波数を高め る ためにブ ロ ッ ク RAM の出力レ ジ ス タ をパ イ プ ラ イ ン ス テージ と し て使用 し てお り 、 カ ス ケー ド データ は こ の出 力レ ジ ス タ を経由 し て伝搬 し ます。 オプシ ョ ンの レ ジ ス タ への入力を選択す る マルチプ レ ク サーは、 外部ピ ンの CASOREGIMUX ...
128
アーキテクチャ
... まとめ • ソフトウェアアーキテクチャ＝ソフトウェアの論理的な構成 • システムアーキテクチャ＝コンポーネントがどのように異な るマシンに配置されるか • アーキテクチャのスタイル ...
21
システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）
... 32人で1つの椅子を争う VS.. ブロックサイズと ミスの割合 Hennessy & Patterson Computer Architectureより.. ブロックサイズと 平均アクセス時間 Hennessy & Patterson Computer Architectureより.. と番号を付ける L2・L3キャッシュの 局所ミス率は L1[r] ...
34
システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）
... 次にWay数を増やすと競合（衝突）ミスが減ります。先の図を見ると、キャッシ ュ容量が小さいとき、2wayは2倍の容量のダイレクトマップとほとんど同じくら いのミス率になります。Way数を増やす効果は４，８と大きくするほど小さくなっ てしまい、4以上にしてもほとんど効果がなくなります。Way数を増やす効果は キャッシュ容量が小さいときに大きいですが、逆に容量が非常に大きい場合 ...
34