• 検索結果がありません。

回路を設計する

第3四半期報告書 財務業績情報：有価証券報告書|エヌエフ回路設計ブロック

第3四半期報告書 財務業績情報：有価証券報告書|エヌエフ回路設計ブロック

... 業 務 執 行 社 員 公認会計士 佐 藤 重 義 当監査法人は、金融商品取引法第１９３条の２第１項の規定に基づき、「経理の状況」に掲げられている株式会社エ ヌエフ回路設計ブロックの平成２９年４月１日から平成３０年３月３１日までの連結会計年度の第３四半期連結会計期 間（平成２９年１０月１日から平成２９年１２月３１日まで）及び第３四半期連結累計期間（平成２９年４月１日から ...

23

キャラクタライズと回路解析を用いた演算増幅器の自動設計

キャラクタライズと回路解析を用いた演算増幅器の自動設計

... ディジタル 回路では、 論理合成技術による自動設計方法で設計時間の大幅短縮が可能となっ ている。しかし、アナログ回路では設計者の知識に基づいて用途に応じた回路ト ポロジー及びパラメータの決定を行うため、IC の高性能化に比例して設計時間 の長期化がボトルネックとなっている。そのため、計算機支援による自動設計手 ...

79

回路シミュレータ/MATLABリンク~詳細回路設計におけるシステムレベル検証~

回路シミュレータ/MATLABリンク~詳細回路設計におけるシステムレベル検証~

... PCBの設計・実装で、両ツールを組み合わせて活用することで、 開発初期段階から、システムレベルのシミュレーションを可能にし、 生産性の向上、開発品のより早い市場投入に貢献します。 https://www.innotech.co.jp/orcad/products/orcad-overview/  回路図作成 ...

45

ASIC設計手法を用いた集積回路設計及びLSIテスタでの動作検証

ASIC設計手法を用いた集積回路設計及びLSIテスタでの動作検証

... ASIC 設計 手法で作成した。小数点を含めた 5bit の入力信号から 7segLED の表示用に 8 本の出力信号に変換する回路であ る。 LSI の入力端子は DPNT, NUM3, NUM2, NUM1, NUM0 の 5 つがあり，この入力端子にそれぞれ 2 進数で 信号が与えられることで， LSI 内部で 7 セグメントディス ...

5

ハードウェア記述言語を用いた行列演算専用回路設計

ハードウェア記述言語を用いた行列演算専用回路設計

... 章 設計方法と使用装置 2.1 設計方法 本研究において VHDL による回路設計の流れ図を図 ...で回路機能 を記述し，HDL ファイル (*.vhd) を作製する．もし，VHDL 構文 の記述がおかしければ，コンパイル中にエラーメッセージが出る．その場合は正しい文章に書 ...

73

電流モード制御電源回路設計

電流モード制御電源回路設計

... 4 第２章 スイッチング電源の制御方式 スイッチング電源は現在あらゆる電子機器用の電源として集積回路（特にディ ジタル回路）に広く利用されている。しかも、最近は集積回路の高速化が進み、 それに伴い電源の低電圧大電流化が強く求められるようになった。さらに、省 エネルギー化の要求により、待機モードおよび休止状態を採用したものが多く ...

42

アナログ回路の設計 評価技術 ( オペアンプ編 ) 2D341 9/27( 木 ),28( 金 ) 11,000 円 LTspice オシロスコープほか オペアンプを用いたアナログ回路の設計 開発の効率化 改善をめざして シミュレーショ ンツールを利用したアナログ回路の設計技術とその評価技術を習得し

アナログ回路の設計 評価技術 ( オペアンプ編 ) 2D341 9/27( 木 ),28( 金 ) 11,000 円 LTspice オシロスコープほか オペアンプを用いたアナログ回路の設計 開発の効率化 改善をめざして シミュレーショ ンツールを利用したアナログ回路の設計技術とその評価技術を習得し

... 2D032 筆記用具 ・PLC（三菱電機Ｑシリーズ）・自動搬送装置（P＆P、ベルトコンベア） 8/2(木)，3(金) 9:15～16:15 PLC（プログラマブル・ロジック・コントローラ）は、生産設備における自動化システムをは じめ幅広い分野に使用されています。当セミナーでは、PLCの基本回路をはじめ、ピック＆プレ ...

17

論理回路設計

論理回路設計

... 実習の進め方 【第1日目】 課題を回路図で設計して、実機（DE0）で評価する － QuartusⅡ上で、課題を回路図で入力して設計する （ﾃｷｽﾄ： 5 ～ 42頁） － ModelSim上で、ｼﾐｭﾚｰｼｮﾝして、設計内容を確認する （ﾃｷｽﾄ： 43 ～ 65頁） － ...

100

電子回路ｼﾐｭﾚｰﾀを用いたﾄﾗﾝｼﾞｽﾀ回路設計1

電子回路ｼﾐｭﾚｰﾀを用いたﾄﾗﾝｼﾞｽﾀ回路設計1

... CE を２Ｖから４０Ｖぐら いまで変化させたとき hoe 以外のパラメータの変化は小さいことを表します。hoe は回路の 動作に与える影響は小さいので、一般的には、各パラメータの値は、動作点特にコレクタ 電流 Ic を基準に図４－１５（a）から読み取ります。しかし、今回はコレクタ電流 Ic が 2 ｍA ...

153

シミュレーションによる集積回路設計 ーデバイスモデリングの重要性ー

シミュレーションによる集積回路設計 ーデバイスモデリングの重要性ー

... （過剰De-embedding ->負性抵抗、逆位相まわりなど） 安易なＴＥＧ設計をおこないやすい ②等価回路法（集中定数、分布定数、周波数依存型） 長所：理想的にパッド、フィード、基板部の特性化をできれば①と同等の精度を得ることが ...

76

再帰的データベース構築によるアナログ電子回路の自動設計

再帰的データベース構築によるアナログ電子回路の自動設計

... Chapter 1 研究背景・目的 1.1 研究背景 近年、集積回路の規模は増加の一途をたどり、開発過程は複雑化してい る。そのため、回路の設計時間やコストの増加といった諸問題が発生して いる。これらの解決には計算機による自動設計システムが必要である。す でにディジタル集積回路設計では自動設計が積極的に用いられ様々な問 ...

40

2019 年 5 月 30 日 報道機関各位 東京工業大学広報 社会連携本部長佐藤勲 シンプルで万能なカオス的振動回路を設計 - 小型で効率的なデバイスを実現 - 要点 シンプルながら万能なカオス信号を生成する手法を発見 アナログ CMOS 集積回路技術により小型なカオス信号生成回路を実現 今後は応

2019 年 5 月 30 日 報道機関各位 東京工業大学広報 社会連携本部長佐藤勲 シンプルで万能なカオス的振動回路を設計 - 小型で効率的なデバイスを実現 - 要点 シンプルながら万能なカオス信号を生成する手法を発見 アナログ CMOS 集積回路技術により小型なカオス信号生成回路を実現 今後は応

... 図 2. カオス的振動回路図。リング型発振器とそれぞれの接続強度が独立して制御される様 子とその試作におけるレイアウトが示されている（上） 。異なる特性を持つ 3 つの信号例：振 幅が周期的に振動する信号、神経細胞様のスパイク的信号、ノイズ信号（下） 。 図 3. 図 2 の回路の CAD レイアウトと回路基板の写真。この集積回路は約 200×100 ...

5

JavaScriptによる自動設計のための回路トポロジーデータ収集用インターフェース作成

JavaScriptによる自動設計のための回路トポロジーデータ収集用インターフェース作成

... により、人の手のみによる電子回路設計が困難となっている。現在、ディジタル集積 回路設計では自動設計が積極的に利用されているが、アナログ集積回路設計では考慮 すべきパラメータの数が多いため、いまだに確立に至る手法が提案されていない。そ ...

29

JAIST Repository: 異分野のエンジニア間の共鳴がもたらすもの―回路設計と基板設計の分業における事例研究―

JAIST Repository: 異分野のエンジニア間の共鳴がもたらすもの―回路設計と基板設計の分業における事例研究―

... 木村氏：そうですね、何ていうんでしょう、当然電気的な知識っていうのは、 回路図書いてる方とかと比べて劣ると思うんですね、アートワーク者っていう のは。けど基板上のことに関して基板の制約、配線スペースとか理解できるの は基板設計者のほうが長けてると思いますよね。それのいいところを取ってよ りよいものをつくれるっていうのがアートワーク設計者の仕事かなと思うん ...

211

目次 1. 基本方針 重要部品の入手確認と代替品の検討 仕様 回路構成検討 回路設計 筺体 電源回路ブロック図 電源トランスの容量確認 パワーアンプ部 発振対策...

目次 1. 基本方針 重要部品の入手確認と代替品の検討 仕様 回路構成検討 回路設計 筺体 電源回路ブロック図 電源トランスの容量確認 パワーアンプ部 発振対策...

... 続いて調整に入ったところ、サーミスタの調整の前に問題がおきた。VR2 を回しても、全く Io 流れない。 ...RD2.4E を使用したのだが、 電圧を測定したところ 1.78V しか出ていない。データシートを見てみたところ、なんと 20mA 流さないと 定格の電圧にならない事がわかった。設計段階では、HZ2C2 のデータシートでツェナー電圧の測定条件の ツェナー電流 ...

51

PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2

PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2

... ロックが外れる、ノイズっぽい  VCO自体にSSBノイズが多い  VCO電源のデカップリング、VCO自体の設計を見直し  PLLとしてのループゲインが低い（PFD周波数が低い、Nの値が大きい）  周辺のデジタル回路からのノイズ混入 ...

42

ASIC設計手法を用いたLSI回路設計に関する研究

ASIC設計手法を用いたLSI回路設計に関する研究

... PMOS を作り、その上に電源端子 (VDD)や GND、入力端子(VIN)、 出力端子 (VOUT)への配線を被せている。この上に被せて いく構造を階層構造という。各階層のトランジスタ配置 には設計ルールがありチャネルゲート印加電圧やチャネ ルゲート幅などの設定によって動作スピードや耐ノイズ 性能などを決めることが出来る。今回は、製造側の推奨 ...

7

論理回路設計

論理回路設計

... （全員の記述内容が同じ） を設計する。 ③ moji_deco_top.vhd トップ回路をVHDLで設計する ④ テストベンチでシミュレーションを実行し、機能確認する ［QuartusⅡ］ （ﾃｷｽﾄ： 131 ～ 137頁） ...

76

. ディジタル回路設計を始める前に 2

. ディジタル回路設計を始める前に 2

... (ピンアサインは MU200-EC6Sピンアサイン表1.1.xls 参照すること。 ) 練習⑦ Verilog HDL解答例 コンパイル、シミュレーションは、 練習⑤ 操作手順例 QuartusⅡで回路設計参照 ...

88

ブロック回路を用いたアナログ電子回路の自動設計

ブロック回路を用いたアナログ電子回路の自動設計

... ディジタル・アナログ混載の回路設計において、アナログ部の設計が全体の 設計時間のボトルネックになっている。アナログ回路の自動設計が実現する ことで、集積回路全体の設計時間の短縮、コスト削減が可能である。また、 ...

49

Show all 10000 documents...

関連した話題