及びそのシャドウ実体は、プロセッサ
アプリケーションプロセッサを用いた画像ソリューションの構築
... これらを実現するためのプラットフォームおよ び商品展開を図 -8 に示す。基本プラットフォーム ｛同図（a）｝はコンピュートサブシステムおよび画 像フレームワークで構成され，本プラットフォー ム チ ッ プ 単 体 で もLinuxやAndroidを 搭 載 し た 1チップソリューションとして提供可能な構成とす る。本チップをベースにアプリケーション個別部 分を組み込んだプラットフォーム｛同図（b）｝，お ...
10
NANDフラッシュ・コントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... コピー・バック動作 NAND フラッシュ・コントローラはコピー・バック動作をサポートしています。しか し、フラッシュ・デバイスではこの機能に対するサポートが制約されている可能性 があります。コピー・バックをサポートしていないデバイス上でコピー・バック動 作の実行を試みる場合、NAND フラッシュ・コントローラは割り込みをトリガしま ...
36
インテル(R) Itanium(R) 2 プロセッサ・ハードウェア・デベロッパーズ・マニュアル
... ルにロードする。また、この命令は、出力バッファがバウンダリ・スキャン・レジスタ内に 保持されているデータをドライブするように強制する。この命令と SAMPLE/PRELOAD を組 み合わせて、コンポーネント間のボードレベルの相互接続をテストできる。 • SAMPLE/PRELOAD: この命令は、入力バッファからデータをサンプリングする。サンプリン ...
82
仮想化権利のみの違い Standard エディションでは 2 つの仮想インスタンスを実行でき Datacenter エディショ ンでは無制限の仮想インスタンスを実行できます プロセッサベースの一貫したライセンスモデル サー バーあたり最大 2 基の物理プロセッサを対象とします Essentials
... (CAL) は、Windows Server 2012 および Windows Server 2012 R2 へのアクセスに使用できます。Windows Server 2012 R2 にアクセスするために Windows Server 2012 CAL のソフトウェア アシュア ランスは必要ありません。Windows Server 2012 R2 を使用するには、Windows Server ...
13
ＴＩのSitaraプロセッサ上のEtherNet/IP
... Sitara プロセッサに統合する場合、 PRU は MAC 学習、ストーム防止、 パケット 統計などの機能を含む基本的なイーサネット・スイッチ・プロトコルを実装します。各 PRU を構成 している 2 つのリアルタイム・コアは、それぞれが独立して 2 つの物理ポートを制御します。図 に示すように、各 PRU コアが 1 組の RX/TX を制御します。 PRU ...
13
システム要件 ウイルスバスタービジネスセキュリティサービス 6.5 Windows 用クライアント CPU x86 アーキテクチャの Intel Pentium4 プロセッサまたは互換プロセッサ x64 アーキテクチャのプロセッサ (AMD64 および EM64T に対応 IA64(Itanium
... ※「不審なプログラムによって変更されたファイルを自動的にバックアップして復元」機能では 最大で 100MB が必要となります。 OS • Windows 7 Ultimate/Enterprise/Professional/Home/Premium/Home Basic SP なし (※6) ...
5
「FPGAを用いたプロセッサ検証システムの製作」
... 例えば演算を実行するときの問題を考える。加算命令の次の命令がその加算結果に対するシフ トであった場合、データが間に合わずハザードが起きる。前の加算命令がフェッチされたとき、 次のシフト命令はまだメモリの中である。次のクロックでは加算命令が ID ステージへと進み、 演算に必要なオペランドをレジスタファイルから読み出す。シフト命令は IF ステージで読み出 ...
33
AM571x Sitaraプロセッサシリコン・リビジョン2.0 datasheet (Rev. G)
... Neon™拡張機能を持つシングルコアのArm Cortex-A15 RISC CPUと、TI C66x VLIW浮動小数点DSPコアによ り、プログラムが可能です。Armプロセッサにより、開発者は制御機能と、DSPおよびコプロセッサ上でプログラムさ れるビジョン・アルゴリズムとを分離して、システム・ソフトウェアの複雑性を低減できます。 さらに、TIはArmおよびC66x ...
398
システム必要条件--HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS Foundation
... 本書は、発行元である SAS Institute, Inc.の事前の書面による承諾なく、この出版物の全部あるいは一部を、 電子データ、印刷、コピー、その他のいかなる形態または方法によって、複製、転送、または検索システム に保存することは禁止されています。これらの説明書は著作権により保護されています。 ...
78
ハードウェア記述言語を用いた行列計算専用プロセッサの設計
... 例するため，次数が数千にも及ぶ実際の数値計算では実用に耐えないほど非常に多 くの時間を必要とする． この計算時間を短縮しようと，これまで並列化コンピュータを用いたソフトウェ ア的な手法が試みられてきたが，やはり限界があり，それほどの改善は見込まれな い．その原因として，現在使われているワークステーションなどは，どの問題にも ...
89
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... (ETM) は、 プ ロ グ ラ ム フ ロー ト レース (PFT) アーキテ ク チ ャ に基づいて、 Cortex-A53 MPCore に対 し て リ アル タ イ ム命令フ ローを実行する モジ ュールです。 Cortex-A53 MPCore ETM は、 ト レース ツールで使用 さ れる情報を生成し、 プ ロ グ ラ ムのすべて ま たは一部の実行を再構築し ます。 PFT ...
156
内容概要本論文では 割込みの目的や原理を理解するとともに ハード / ソフト協調学習システムを用いて割込みプロセッサを設計することで ハードウェアとソフトウェアの両方の観点から知識を得ることを目的とし Verilog HDL によるシングルサイクルの割込みプロセッサを設計した 設計したプロセッサは
... JINT プロセッサには、Register 形式(R 形式)、Immediate5(I5 形式)、Immediate8(I8 形式)、Jump 形式(J 形式)、Interruption 形式(INTR 形式)の 5 つの命令形式を用意した。 R 形式にはレジスタ間の演算を行う命令を定義している。I5 形式にはレジスタ値と即値演 算を行う命令を定義している。I8 ...
39
FPGAを用いた行列計算専用プロセッサの設計
... 1.1 背景、研究目的 2 ある。 従来では、コンピュータアーキテクチャの研究に際し、対象のアーキテクチャの性能 評価を行うには大別して、ソフトウェアでエミュレーションを行う方法、あるいは実際 に対象のアーキテクチャをハードウェアとして製作する等の手法が取られているが、 ソフトウェアエミュレーションは実行速度が非常に遅い場合が多く、サンプルプログ ...
139
Niosエンベデッド・プロセッサ プログラマ・リファレンス・マニュアル ver.1.1 Mar01
... コア は、効率的なシーケンスやコントローラとして機能し、ハードコードの ステート・マシンの置き換えに使用することができます。外部 FLASH プ ログラム・ストレージと大容量外部メイン・メモリを備えた 32 ビット Nios CPU コアは、強力な 32 ビット・エンベデッド・プロセッサ・シス ...
116
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... ムについて、 その使用 前ま たは提供前に安全を目的 と し て十分な テ ス ト を行 う も の と し ます。 セーフ テ ィ 設計な し にセーフ テ ィ アプ リ ケーシ ョ ンで製品 を使用する リ ス ク はすべて顧客が負い、 製品の責任の制限を規定す る 適用法令お よ び規則にのみ従 う も の と し ます。 © Copyright 2013-2016 Xilinx, ...
157
Vivado Design Suite ユーザー ガイド : エンベデッド プロセッサ ハードウェア デザイン (UG898)
... Vivado Design Suite の IP パッケージ フローを使用して IP を開発すると、ザイリンクス IP、サードパーテ ィ IP、またはカスタマー開発 IP のいずれも Vivado Design Suite で同様に使用できます。 IP の開発時には、IP パッケージャーを使用して IP ファイルと関連データを ZIP ファイルにパッケージ化 します。この生成された ZIP ファイルを Vivado ...
109
プロセッサ・アーキテクチャ
... MMU は、JTAG デバッグ・モジュール・トレース をサポートしていません。 デバッグ・モジュールは、アルテラの FPGA の JTAG 回路に接続されま す。 これにより、外部デバッグ・プローブから FPGA 上の標準 JTAG イ ンタフェースを介してプロセッサにアクセスできます。 プロセッサ側で ...
24
Nios IIプロセッサ・リファレンス・ハンドブック、セクション I. Nios IIプロセッサ Ver. 1.2
... て発生しています。そうでない場合、例外はソフトウェア・トラップまた は未実装命令によって発生した可能性があります。ソフトウェア・トラッ プと未実装命令を区別するには、アドレス ea–4 の命令を読み出します（こ のアドレスを読み出すには、Nios II データ・マスタがコード・メモリにア クセスできることが必要です） 。命令が trap であれば、例外はソフトウェ ...
56
Telechips社(韓国)製プロセッサ（ARM9、ARM11）の開発ツールを
... TV 及び DAB/DAB+などのブロードキャスティング機器、 昨今はデジタルサイネージや今後は次世代スマートグリッドなどの産業機器関連などに向けた、多種多様な アプリケーションをカバーするマルチメディアプラットホーム及びソリューションの設計及び開発をして おり、これまで市場コンセプトに見合った一歩先行く製品と技術・ソリューションを提供してまいりました。 ...
5
I2Cコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... ISR は、 TX FIFO に 1 バイトまたは 1 バイト以上のいずれかを書き込むことができます。マス タにこれらのバイトの送信中に、マスタが最後のバイトを確認する場合、マスタが データを要求しているため、スレーブは再び RD_REQ を発行する必要があります。 † リモート・マスタが n バイトのパケットを要求していることをプログラマが事前に 知っている場合、他のマスタが I 2 C ...
26