低消費電力でオンライン管理
LM6172 デュアル高速低消費電力、低歪み電圧帰還アンプ
... レイアウトの重要性 プリント基板と高速オペアンプ プリント基板と高速オペアンプ用の基板設計では、多くの大切な 要素があります。高速回路の設計で基本的な注意事項が守られ ない場合、AC 特性に劣化をまねく過渡のリンギング、オシレーショ ンを引き起こします。基本的なルールとして、低インダクタンス・パ スと低インピーダンス・パスには信号トレースを短く、幅広くとりま ...
21
最近の CPU (ARM の一種 ) Nvidia 社製 Tegra 3 の省電力技術 4-PLUS-1 メインである 4 つのコアに加え 低性能 低消費電力のコンパニオンコアを状況に応じて活用する技術 端末のパフォーマンスが必要なときは 4 つのコアから必要な数のコアを使い 不要なときは低消費電力
... ニオンコア を状況に応じて活用する 技術。 – 端末のパフォーマンスが必要なときは4 つのコアから必要な数のコアを使い、不 要なときは低消費電力のコンパニオンコ アだけで動作して全体の消費電力を削 ...
56
FPGA と SoC FPGA および SoC 製品ファミリ低消費電力 実績のあるセキュリティ 優れた信頼性
... V で、非常に低消費電力 (最小 5 µW) です。IGLOO ファミリ は最大 35K 個のロジック エレメント、504 Kb の真のデュアルポート SRAM、最大 6 つの組み込み PLL、最大 620 のユーザ I/O をサポートし ています。32 ビット処理を必要とする低消費電力アプリケーションは、M1 IGLOO デバイスの ...
28
ADV7390/ADV7391/ADV7392/ADV7393: SD ／ HD低消費電力、チップ・スケール、10 ビットビデオ・エンコーダ
... 図 112. SD タイミング・モード 2 、奇数から偶数へのフィールド遷移（マスター／スレーブ） モード3―マスター／スレーブ・オプション（サブアドレス0x8A＝XXXXX110またはXXXXX111） このモードでは、 ADV739x は水平同期信号と奇数／偶数フィールド信号を入力あるいは出力します。 _______ HSYNC がハイレベルのときの ...
96
磁気浮上型水力発電機に適用する低消費電力センサと充電システムの開発
... ここではゼロパワー制御について説明する。ゼロパワー制御とは，電磁石と 永久磁石のハイブリッド型磁石ユニットを用いる際に可能になる制御方式であ る。 PD 制御，PID 制御ではコイルに電流を流すことで発生する磁力と，永久磁 石の吸引力，また浮上物にかかる重力がつりあう位置で浮上がなされる。しか ...
84
スピントランジスタの基本技術を開発 ― 高速・低消費電力、メモリにもなる次世代半導体 ―
... 将来展望 Reconfigurability （再構成可能機能）を有する不揮発性MOSトランジスタ ⇒ 配線遅延時間削減・高速化，チップ面積削減，クイックオン， 不揮発、同一チップで多彩な機能を実現， パワーゲーティングによる低消費電力化 ...
20
AD9833: 低消費電力 20 mW 2.3 〜 5.5 V プログラマブル波形発生器
... 図 13. DSP56002 と AD9833 のインターフェース AD9833 評価ボード AD9833 評価ボードを使用すれば、設計者はわずかな作業で高 性能な AD9833 DDS 変調器を評価することができます。 デバイスがユーザーの波形合成条件に適合することを証明する ためにユーザーに必要なものは、この評価ボードのほかに、電 源、 IBM 互換 PC 、スペクトル・アナライザだけです。 DDS ...
20
Signal-Suppression Feed Forwardを用いた広帯域LNAの低消費電力 ノイズキャンセル技術
... Q. メインアンプ段、ノイズキャンセル段での増幅優先と消費電力のトレードオフは考えているか A. メインアンプ段で優先的に増幅を行い、ノイズキャンセル段の増幅を抑えることで消費電力を抑える提案 です。なので、ノイズキャンセル段に多少の信号増幅を任せ、メインアンプの消費電力を抑える方向の検 討は行えておりません。 ...
44
JAIST Repository: クラスタ型データパスによるスーパースカラプロセッサの低消費電力化
... 社団法人 情報処理学会, 佐藤幸紀／鈴木健一／中村 維男, 情報処理学会論文誌:コンピューティングシステ ム, 48(SIG13(ACS19)), 2007, 84-94. ここに掲載し た著作物の利用に関する注意: 本著作物の著作権は （社）情報処理学会に帰属します。本著作物は著作権 者である情報処理学会の許可のもとに掲載するもので す。ご利用に当たっては「著作権法」ならびに「情報 ...
12
1.1nV/√Hz の低ノイズ、低消費電力、高精度 オペアンプ、小型 DFN-8 パッケージ datasheet (Rev. A)
... バイスをトリガーします。このことが起こると、+V S より–V S に直接の電流パスができます。これが起こったデバイスは、容 易に許容損失を超過し、内部発熱がオペアンプを破壊します。 その他のよくある質問は、電源が供給されていないとき （+V S = –V S = 0V）に入力信号を印加したらどうなるかというこ とです。この時も電源の0V時、または入力レベルより低い電 ...
36
反強磁性体で世界最大の自発磁気効果をもつ低消費電力磁気メモリ材料：反強磁性体におけるワイル粒子の発見
... ネルンスト効果では、材料選択の自由度が生まれ高効率的な熱電素子開発、環境発電技術へ の幅広い応用が想定されます。また反強磁性体のため磁場に影響があるような電気機器の局所 冷却などでも利用が期待されます。 なお、本研究は、科学技術振興機構（JST） 戦略的創造研究推進事業 チーム型研究（CREST） 「トポロジカル材料科学に基づく革新的機能を有する材料・デバイスの創出」研究領域（研究 ...
8
情報処理学会研究報告 IPSJ SIG Technical Report Vol.2014-ARC-211 No /7/28 リアルタイム消費電流計測機能を活用する低消費電力 FPGA アクセラレータ 近藤秀弥 1 手塚宏史 1 稲葉真理 1 FPGA アクセラレータの電力最適化のために
... 社のKintex7-325T で主な計測 電流はFPGA のコア電流(VCCINT) であり、他 9種類 の電源についても、各々の電源モジュールの出力に 対して消費電流計測機能を取り付けた。電流計測機 能は電流センス用の抵抗を取り付けてその電圧降下 をアンプにて増幅する回路となっている。この回路 をFPGAのアナログディジタルコンバータに接続して ...
6
アウトライン トラフィック抑制型アドホックネットワークの必要性 研究目的 超低消費電力化効果の総合評価の枠組み 提案方式 トラフィック抑制型アドホックネットワーキング方式 自己同期型パイプラインによるデータ駆動チップマルチプロセッサ (CMP) プラットフォーム 総合評価 の消費電力の評価 トラフィ
... 自己同期型パイプラインによるデータ駆動CMP – データ駆動方式では、負荷・機能分散が自在にできる。 – 自己同期型パイプラインでは、CMP化が自在にできる。 →低消費電力化のため、4個のコアへ入力パケットを振り分け負荷分散処理を実現した。 ...
20
資料2 オンラインゲームに関する消費生活相談 インターネット消費者取引連絡会｜消費者庁
... ・昔使っていたスマホで幼稚園児がオンラインゲームのアイテム購入 （2015年1月13日） ・クレジットカードの管理は大丈夫？オンラインゲームの決済トラブル （2014年1月16日） ・孫がカード番号を入力！オンラインゲームの高額請求 ...
13
ADXL354/ADXL355: 低ノイズ、低ドリフト、低電力 3 軸 MEMS 加速度センサー
... リファレンスにする必要があります。0 g バイアス出力は、通常 V 1P8ANA /2 に等しくなります。ADXL354 とレシオメトリック ADC （アナログ・デバイセズ製の AD7682 など） を V 1P8ANA で使用して、 電圧リファレンスを提供することを推奨します。この構成を使用 することで、わずかな電源変動による誤差が打ち消されます。 ADXL354 では、2 ...
44
ADM8611/ADM8612/ADM8613/ADM8614/ADM8615: ウォッチドッグ・タイマとマニュアル・リセット付きの超低消費電力監視 IC
... せん。入力には 600 kΩ の内部プルアップ抵抗があるため、未接 続時でも入力は常にハイ・レベルになります。MR 入力を駆動 するときは、外部信号またはプッシュ・ボタン・スイッチを使 ってグラウンドに接続します。このために使用するデバウンス回 路が内蔵されています。MR入力にはノイズ耐性があるため、最 大 0.4 µs (typ) までの高速な立下がり過渡電圧は無視されます。 必要に応じて、MRピンとグラウンドとの間に ...
17
グリーンコンピューティングのための低消費電力マルチコア技術 「特技懇」誌のページ（特許庁技術懇話会 会員サイト）
... セッサ間で並列実行する）に加え、ループ、関数（あるい はサブルーティン）、基本ブロック（代入文及び条件分岐 文からなるブロック）を粗粒度タスクと定義しそれらの間 の制御依存（条件分岐に伴って生じる依存関係）及びデー タ依存（データの定義及び使用によって生じる依存関係） を解析し条件分岐を越えた並列性を利用する粗粒度タスク 並列性と、基本ブロック内の文単位の近細粒度並列性の、 ...
12
公開 資料 5-1 超低消費電力型光エレクトロニクス 実装システム技術開発 ( 中間評価 ) ( 平成 24 年度 ~ 平成 33 年度 10 年間 ) プロジェクトの概要 ( 公開 ) NEDO IoT 推進部 平成 29 年 9 月 28 日 超低消費電力光エレクトロニクス実装システム技術開発中
... ・光実装部品における各種インターフェース等の 標準化提案活動を行い、実用化する開発成 果の事業化に必要な標準の提案。 ・OIFで小型光トランシーバ等の光部品の標準化 活動を行い、IECでのデジュール標準化提案。 ・CFP4級デジタルコヒーレントトランシーバの超 ...
58
JAIST Repository: 低消費電力高機能リコンフィギャラブルメモリシステムの研究
... 図 1 演算モジュール評価基板 続いて、（８）設計・開発したFPGA搭載評価 用ハードウェアを使用し、実アプリケーション を用いた提案機構の評価を行った。ベンチマー クプログラムについて、作成した演算モジュー ルAPIを利用してメモリコントローラによる演 算箇所の埋め込み、さらにCPUとメモリコント ローラによるパイプライン処理、負荷分散処理 を実現するための変更を行い、計算処理の高速 化を図った。併せて、本研究において定義され ...
6
LSI間を高速･高密度･低消費電力で接続するシリコンフォトニクス光トランシーバー
... ジ基板 から成り，パッケージ基板とSiフォトニクスチッ プに電子回路チップで橋をかけるように接続した ものである。このとき，パッケージ基板と電子回 路チップ間，および電子回路チップとSiフォトニ クスチップ間は，バンプと呼ばれるはんだ端子に より面同士で接続される。従来の金ワイヤを用い たチップ間，あるいはチップと基板間の接続では， ...
8