以前からAlphaプロセッサへの
Niosエンベデッド・プロセッサ プログラマ・リファレンス・マニュアル ver.1.1 Mar01
... TRAP の直後に続く命令のアドレスは、%o7 に格納 されます。 %o7 の値は、変更なしで TRET のリターン・アドレスとして使用す るのに適しています。 TRAP のリターン・アドレスの規則は、BSR/CALL とは異 なります。これは TRAP ...
116
正常に起動しない場合は CD リストアから以前ご使用のバージョンへのダウングレードとバックア ップファイルからのリストアが必要となります バックアップファイルのリストアはバックアップ時と同一バージョンへのみリストアが可能であ り異なるバージョンへのりストアは実施できません 尚 バージョンアップにおい
... SMS へログイン後に管理 -> ホスト -> LocalHost を開きます。 「着信メッセージを受け入れない」を選択し保存をクリックします。 (3) Mail Queue のフラッシュ CLI にて下記コマンドを入力し Mail Queue のフラッシュを実施します。 >mta-control all flush ...
9
【管理しているクライアント用プログラムにバージョン6.4 以前が含まれている場合】ESET Endpoint Protection シリーズバージョン6 からバージョン7 へのバージョンアップ手順書
... ○本資料は、本資料作成時のソフトウェア及びハードウェアの情報に基づき作成されています。ソフトウェ アのバージョンアップなどにより、記載内容とソフトウェアに記載されている機能及び名称が異なっている 場合があります。また、本資料の内容は将来予告なく変更することがあります。 ○本製品の一部またはすべてを無断で複写、複製、改変することはその形態に問わず、禁じます。 ...
48
NANDフラッシュ・コントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... 以下のように MAP10 コマンドを使用します。 ■ MAP10 コマンドは、消去、コピー・バック、ロック、またはロック解除など、デ バイスにコマンドを発行するために使用されます。 ■ また、MAP10 パイプライン・コマンドは、デバイス・ブロック境界内部のフラッ シュ・デバイスから連続した複数のページを読み出すためまたは書き込むために 使用されます。ホストは MAP10 ...
36
FPGAを用いた行列計算専用プロセッサの設計
... 計算時間短縮のためにはスーパーコンピュータをはじめとする並列コンピュータを用 いた計算の並列化が考えられるが、演算に並列化できない部分があるとどんなにプロ セッサ数を増やしても並列処理の効果は期待できない、プロセッサ間の通信が多い場 合、そこで時間がかかる等の問題があるため、計算時間短縮にはならない場合が多い。 ...
139
ハードウェア記述言語を用いた行列計算専用プロセッサの設計
... 例するため，次数が数千にも及ぶ実際の数値計算では実用に耐えないほど非常に多 くの時間を必要とする． この計算時間を短縮しようと，これまで並列化コンピュータを用いたソフトウェ ア的な手法が試みられてきたが，やはり限界があり，それほどの改善は見込まれな い．その原因として，現在使われているワークステーションなどは，どの問題にも ...
89
プロセッサ メモリ パリティ エラー（PMPE）
... NIM のために報告されれば（x）は、スロット（x）のネットワーク モジュールを交 換します。 スロット（x）に割り当てられる SRAM はまた影響を受けます。 この場合、 SRAM を取り替えて下さい。SRAM における繰り返されたパリティ エラーは不完全な SRAMチップを、か SRAM に誤った パリティを書いた不完全なネットワーク モジュールを 示します。 ...
6
アプリケーションプロセッサを用いた画像ソリューションの構築
... あ ら ま し アプリケーションプロセッサを用いた画像ソリューションとは，富士通の得意とする 画像処理技術を生かし，ソフトウェアや評価ボードを含めたアプリケーションプラット フォームを顧客に提供する形態である。このプラットフォームを使用することにより， セットメーカである顧客は多機能な新製品を短期間に開発し，市場へ投入することがで ...
10
ハイエンドプロセッサ内蔵SRAM技術
... 富士通は，社会基盤を支えるサーバ商品に搭載するプロセッサを国内では唯一独自開発 している。その開発戦略は，半導体部門と協力してテクノロジと同時にプロセッサを並行開 発するものである。ここで紹介するSRAM技術とは半導体製造と回路方式の複合技術であり， 高性能，小面積，低消費電力の相反する要件を高いレベルで満足させ，テクノロジの立上げ ...
6
富士通SPARC64 VII プロセッサ
... ら の回復 SECDED ： Single Error Correction Double Error Detection L1 キ ャ ッ シ ュ、 L2 キ ャ ッ シ ュ、 TLB はウ ェ イ 単位での縮退が可能です。 エ ラ ーの発生回数を機能単位ご と にカ ウ ン ト し 、 単位時間あた り のエ ラ ー回数が上限値を越え る と 縮退し て、 それ以降はその ウ ...
13
Telechips社(韓国)製プロセッサ（ARM9、ARM11）の開発ツールを
... MPEG1/MPEG2/MPEG4/H,264/VC-1/RV/JPEG のビデオコーデック など、多彩な AV コーデックライブラリーをサポートしています。また高性能 3D グラフィックアクセラレー ターを内蔵してダイナミックなグラフィック効果を発揮するなど強力なマルチメディア機能を有しており 次世代 GUI の体現を可能にします。またカメラ機能、デュアルモニター・デュアル HD デコードなどマルチ ...
5
ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル (TRM)、第11章：SD/MMC コントローラ
... CRC ステータ・ススタート・ビットがデータ・ブロックの終了後に 2 クロック・ サイクルで受信されない場合、CRC ステータス SBE は rintsts レジスタに ebe ビットを設定し、データ転送が終了したことにより、BIU に通知されます。 send_auto_stopビットはcmdレジスタが1に設定されている場合、 SD/SDIO STOPコ ...
88
USB 2.0 OTGコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... パケット FIFO コントローラ パケット FIFO コントローラ（PFC）は、SPRAM 内にあるデータ FIFO バッファを介し て、MAC で AIU を接続します。デバイス・モードでは、単一の FIFO バッファが IN エ ンドポイントごとに実装されています。ホスト・モードでは、単一の FIFO バッファ は、すべての周期（アイソクロナスおよび割り込み）の OUT ...
18
第一章 本書の概要 ( ア ) はじめにいわゆるサーバ用プロセッサである Xeon と いわゆるデスクトップ用プロセッサである Core i7 の違いを性能の観点からまとめました 性能とは例えば速さなどの数値のことで 機能 ( できること ) の違いについては立ち入りません Xeon の方がなんとな
... 12ns の意味ではなくて 12「サイクル」、すなわち クロックが 12 進んだらアクセスが完了するという意味です。メモリの動作周波数は DDRX-YYYY の Y の半分なので、DDR4 2133 ならば 1066MHz で 12 サイクル だと約 11ns になります。この場合は 12 クロックと 11ns がほぼ同じで勘違いしがちで すが、最近出てきつつある ...
15
Contents HTML5 概要 Lesson1: HTML５とは Lesson2: 以前の HTML からの変更点 5 HTML５基本の書き方 5 HTML５DOCTYPE 宣言 6 HTML 要素と文字のエンコーディング 6 ブラウザへ新要素への対応 7 HTML5 が対応していない IE な
... API のうち、上記には挙げていない Geolocation API に焦点を絞ります。 API の Geolocation（地図表示と GPS）について解説した後、API を組み込んだページを作成します。 Geolocation API が機能する仕組み Geolocation API のベースは、グローバル navigator オブジェクトに新しく追加されたプロパティー である ...
86
I2Cコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... I 2 C コントローラがスレーブ・トランスミッタとして動作しているときにのみ、この モードが発生します。リモート・マスタがスレーブ・トランスミッタによって送信 されたデータを認識しており、スレーブの TX FIFO 内にデータが存在しない場合、I 2 C コントローラは、リード・リクエストの割り込み（RD_REQ）を発生してデータがリ モート・マスタに送信される前に TX FIFO ...
26
インテル(R) Itanium(R) 2 プロセッサ・ハードウェア・デベロッパーズ・マニュアル
... 2 プロセッサは、1GHz または 900MHz で動作する 6 つの命令を同時に処理できる 8 段のパ イプラインを持っている。これにより、ILP を活かせる大量のリソースと高いクロック周波数を組 み合わせて、各命令のレイテンシが最小限に抑えられる。実行リソースは、6 個の整数ユニット、 6 個のマルチメディア・ユニット、2 ...
82
インテル(R) Itanium(R) 2 プロセッサ・リファレンス・マニュアル：ソフトウェアの開発と最適化
... リターン以外の間接分岐の予測されるターゲットは、ハードウェア・テーブルからではなく、そ の間接分岐のソース分岐レジスタから抽出される。このことはさまざまな意味を持っている。 Itanium 2 プロセッサでは、間接分岐には常にペナルティが発生する。正しく予測された間接分岐 では、2 ...
190
ルート プロセッサ
... RP カードは、Cisco CRS-1 キャリア ルーティング システム内で、ルート処理、アラーム、ファン、 および電源装置コントローラ機能を提供します。 RP カードは、RP カードから各ファン トレイ / 電 源装置に i2c 通信リンクを使用して、ファン、アラームおよび電源を制御します。 2 台の RP カードには、シャーシごとの冗長性が必要です。1 つは アクティブ もう 1 つは ...
6
内容概要本論文では 割込みの目的や原理を理解するとともに ハード / ソフト協調学習システムを用いて割込みプロセッサを設計することで ハードウェアとソフトウェアの両方の観点から知識を得ることを目的とし Verilog HDL によるシングルサイクルの割込みプロセッサを設計した 設計したプロセッサは
... 本研究では、Verilog HDL によるシングルサイクルの割込みプロセッサの設計を行う。 割込みは、外部ハードウェアの異常検知や、ソフトウェアの不正演算の防止など、ソフト ウェア処理と周辺機器のハードウェアの連携を良くするとともに、性能向上・不正動作防 ...
39