• 検索結果がありません。

最大電源電圧  VD  外部印加電圧  20  V 

N/A
N/A
Protected

Academic year: 2022

シェア "最大電源電圧  VD  外部印加電圧  20  V "

Copied!
24
0
0

読み込み中.... (全文を見る)

全文

(1)

http://onsemi.jp

 

LV49152V

              概要 

LV49152Vは、アナログ入力タイプの15W×2chのデジタルパワーアンプである。独自のフィードバッ ク技術により、業界トップクラスの高音質、高効率、低EMIを達成しており、フラットディスプレ イパネル(FDP)等で高品質なシステムを構成することができる。 

  特長 

・BTL出力方式のDクラスアンプシステム 

・独自フィードバック技術により高音質を実現 

・業界トップクラスの高効率、低EMI 

・ソフトミュート機能によりON-OFF時のポップ音を低減 

・過電流保護回路、サーマル保護回路、電源電圧低下保護回路を搭載 

・PLC(パワーレベルコントロール)機能搭載   

機能 

・出力  :15W*2ch(VD=15V,RL=8Ω,fin=1kHz,AES17,THD+N=10%時) 

・効率  :93%(VD=15V,RL=8Ω,fin=1kHz,PO=15W) 

・低THD+N  :0.08%(VD=15V,RL=8Ω,fin=1kHz,PO=1W,フィルタ:AES17) 

・ノイズ  :90

μ

Vrms(フィルタ:A-weight) 

・パッケージ SSOP44J(275mil)  絶対最大定格/Ta=25℃ 

項目  記号  条件  定格値  unit 

最大電源電圧  VD  外部印加電圧  20  V 

許容消費電力  Pd max  弊社デモボード 裏面実装有り※  5.05  W 

弊社デモボード 裏面実装有り※  2.1  ℃/W 

パッケージ熱抵抗  θ jc 

弊社デモボード 裏面実装無し※  3.6  ℃/W 

最大接合部温度  Tj max    150  ℃ 

動作周囲温度  Topr    −25〜+75  ℃ 

保存周囲温度  Tstg    −50〜+150  ℃ 

※弊社デモボード:110.0mm×100.0mm×1.5mm,ガラスエポキシ基板(2層基板)   

       

Bi-CMOS

集積回路

デジタルパワーアンプ BTL 15W × 2ch

最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。最大定格は、ストレス印加に対してのみであり、推奨動作条件を超えての機能 的動作に関して意図するものではありません。推奨動作条件を超えてのストレス印加は、デバイスの信頼性に影響を与える危険性があります。

(2)

推奨動作条件/Ta=25℃ 

項目  記号  条件  min  typ  max  unit

推奨電源電圧範囲  VD  外部印加電圧  9 15  18  V 

推奨負荷抵抗  RL  スピーカ負荷  4 8    Ω  

 

電気的特性/Ta=25℃,VD=15V,RL=8Ω,L=33

μ

H(TOKO:A7502BY-330M),C=0.1

μF,CL=0.47μ

項目  記号  条件  min  typ  max  unit

スタンバイ電流  Ist  STBY=L,MUTE=L  1  10  μ A 

ミュート電流  Imute  STBY=H,MUTE=L  14 20  26  mA 

無信号時電流  ICCO  STBY=H,MUTE=H  35 45  55  mA 

ゲイン  VG  fin=1kHz,VO=0dBm  28 30  32  dB 

出力オフセット  Voffset  Rg=0  −150   150  mV 

全高調波ひずみ率  THD+N  PO=1W,fin=1kHz,AES17  0.08  0.4  % 

最大出力  PO@10%  THD+N=10%,AES17  13 15    W 

チャンネル  セパレーション 

CHsep.  Rg=0,VO=0dBm,DIN AUDIO  55 70    dB  リップル除去率  SVRR  fr=100Hz,Vr=0dBm,Rg=0, 

DIN AUDIO 

50 60    dB 

ノイズ  VNO  Rg=0,A-weight  90  300  μ Vrms

ハイレベル入力電圧  VIH  STBY端子,MUTE端子  3   VD  V 

ローレベル入力電圧  VIL  STBY端子,MUTE端子  0   1  V 

電源電圧低下  保護回路UPPER 

UV̲UPPER  VD端子電圧モニタ  8.0    V 

電源電圧低下  保護回路LOWER 

UV̲LOWER  VD端子電圧モニタ  7.0    V 

注:各諸特性は、弊社測定環境による値であり、パターンレイアウト、使用部品等により特性が変わる可能性が ある。 

 

外形図 

unit:mm (typ)  3285 

     

 

 

   

SANYO : SSOP44J(275mil)

7.6

15.0

0.65

5.6

(0.68)

(1.5)

44 23

1 22

0.22

0.5

0.2

1.7max

SIDE VIEW

BOTTOM VIEW TOP VIEW

Exposed Die-Pad

(3)

                               

ピン配置図   

                                     

23

22 24

21 25

20 26

19 27

18 28

17 29

16 30

15 31

14 32

13 33

12 34

11 35

10 36

9 37

8 38

7 39

6 40

5 41

4 42

3 43

2 44

1

LV49152

PVD1 PVD1 OUT1 + OUT1 + BOOT1 + V DD 1 BOOT1 - OUT1 - OUT1 - PGND1 PGND1 PGND2 PGND2 OUT2 - OUT2 - BOOT2 - V DD 2 BOOT2 + OUT2 + OUT2 + PVD2 PVD2

V IN 1 + V IN 1 - PLC V IN 2 - V IN 2 + MUTECAP V CC BIASCAP VBIAS VREG5 GND NC NC NC NC NC NC NC NC NC

Top view

MUTE STBY

Pd max - Ta

0 6

4

2 8

— 25 0 25 50 75 100 125 150

(4)

ブロック図および応用回路例1(RL=8Ω)   

                                                                     

44 43 42 41 40 39 38 37 36

32 31 30 29 28 27 26 25 24 1

2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18

RL

+

0-5V 0-5V

VIN1+ 1μF

MUTE

VIN2-

VREG5 VBIAS BIASCAP VCC MUTECAP

NC1 NC2 NC3 NC4 NC5 NC6 NC7 NC8 NC9 GND STBY

VIN1- PLC

PVD1

BOOT1- VDD1

BOOT2- OUT2-

OUT2+

OUT2+

OUT2- OUT1- OUT1+

OUT1+

BOOT2+

BOOT1+

VDD2 OUT1-

PGND2 PGND2

35 34 33 PGND1 FB

FB

FB

FB

PGND1 PVD1

PVD2 1μF

0 ~ 20kΩ 1μF 1μF

19 20 21 22 VIN2+

1μF 22μF

1μF 1μF 1μF 1μF

+

470μF

1μF

+

470μF 1μF 0.1μF 0.1μF

0.1μF

VD 0.47μF

0.1μF 0.22μF

33μH

33μH

PVD223

RL 0.1μF 0.1μF

0.1μF 0.47μF

0.1μF 0.22μF

33μH

33μH REC. & CONT.

OUTPUT

OUTPUT

START SEQUENCE POWER LIMITER

OUTPUT

OUTPUT REC. & CONT.

(5)

応用回路例2(RL=6Ω)   

                                                                 

44 43 42 41 40 39 38 37 36

32 31 30 29 28 27 26 25 24 1

2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18

RL

+

0-5V 0-5V

VIN1+ 1μF

MUTE

VIN2-

VREG5 VBIAS BIASCAP VCC MUTECAP

NC1 NC2 NC3 NC4 NC5 NC6 NC7 NC8 NC9 GND STBY

VIN1- PLC

PVD1

BOOT1- VDD1

BOOT2- OUT2-

OUT2+

OUT2+

OUT2- OUT1- OUT1+

OUT1+

BOOT2+

BOOT1+

VDD2 OUT1-

PGND2 PGND2

35 34 33 PGND1 FB

FB

FB

FB

PGND1 PVD1

PVD2 1μF

0 ~ 20kΩ 1μF 1μF

19 20 21 22 VIN2+

1μF 22μF

1μF 1μF 1μF 1μF

+

470μF

1μF

+

470μF 1μF

0.1μF 0.15μF

0.15μF

VD 0.68μF

0.1μF 0.22μF

22μH

22μH

PVD223

RL 0.1μF 0.15μF

0.15μF 0.68μF

0.1μF 0.22μF

22μH

22μH REC. & CONT.

OUTPUT

OUTPUT

START SEQUENCE POWER LIMITER

OUTPUT

OUTPUT REC. & CONT.

(6)

応用回路例3(RL=4Ω)   

                                                                   

44 43 42 41 40 39 38 37 36

32 31 30 29 28 27 26 25 24 1

2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18

RL

+

0-5V 0-5V

VIN1+ 1μF

MUTE

VIN2-

VREG5 VBIAS BIASCAP VCC MUTECAP

NC1 NC2 NC3 NC4 NC5 NC6 NC7 NC8 NC9 GND STBY

VIN1- PLC

PVD1

BOOT1- VDD1

BOOT2- OUT2-

OUT2+

OUT2+

OUT2- OUT1- OUT1+

OUT1+

BOOT2+

BOOT1+

VDD2 OUT1-

PGND2 PGND2

35 34 33 PGND1 FB

FB

FB

FB

PGND1 PVD1

PVD2 1μF

0 ~ 20kΩ 1μF 1μF

19 20 21 22 VIN2+

1μF 22μF

1μF 1μF 1μF 1μF

+

470μF

1μF

+

470μF 1μF

0.1μF 0.22μF

0.22μF

VD 1μF

0.1μF 0.22μF

15μH

15μH

PVD223

RL 0.1μF 0.22μF

0.22μF 1μF

0.1μF 0.22μF

15μH

15μH REC. & CONT.

OUTPUT

OUTPUT

START SEQUENCE POWER LIMITER

OUTPUT

OUTPUT REC. & CONT.

(7)

端子説明

  端子

番号  端子記号  I/O 端子機能  等価回路図 

1  MUTE  I  ミュート制御端子 

1

250k Ω

100k Ω 10k Ω

GND VD

  2  STBY  I  スタンバイ制御端子 

2

250k Ω

100k Ω 10k Ω

GND VD

  3  VIN1+  I  入力端子、CH1プラス 

3 300 Ω

30k Ω

GND VBIAS VD

  4  VIN1-  I  入力端子、CH1マイナス 

4 300 Ω

30k Ω

GND VBIAS VD

 

5  PLC  I  パワーレベルコントロール端子

5 200 Ω

GND VD

 

次ページへ続く。 

(8)

前ページより続く。 

端子

番号  端子記号  I/O 端子機能  等価回路図 

6  VIN2-  I  入力端子、CH2マイナス 

6 300 Ω

30k Ω

GND VBIAS VD

  7  VIN2+  I  入力端子、CH2プラス 

7 300 Ω

30k Ω

GND VBIAS VD

  8  MUTECAP  O  ミュートコンデンサ接続端子 

10k Ω 8 20k Ω

GND

VDD VD

 

9  VCC  O  内部電源用デカップリング 

コンデンサ接続端子 

9

GND VD

  10  BIASCAP  O  内部電源用デカップリング 

コンデンサ接続端子 

1k Ω

100k Ω 100k Ω 1k Ω

10

GND VD

 

次ページへ続く。 

(9)

前ページより続く。 

端子

番号  端子記号  I/O 端子機能  等価回路図 

11  VBIAS  O  内部電源用デカップリング  コンデンサ接続端子 

11 500 Ω

500 Ω

GND VD

  12  VREG5  O  内部電源用デカップリング 

コンデンサ接続端子 

12 500 Ω

GND VD

 

13  GND    アナロググランド   

14  NC    Non connection   

15  NC    Non connection   

16  NC    Non connection   

17  NC    Non connection   

18  NC    Non connection   

19  NC    Non connection   

20  NC    Non connection   

21  NC    Non connection   

22  NC    Non connection   

23  PVD2    電源端子   

24  PVD2    電源端子   

25  OUT2+  O  出力端子、CH2プラス 

25

GND VD

  26  OUT2+  O  出力端子、CH2プラス 

26

GND VD

 

次ページへ続く。 

(10)

前ページより続く。 

端子

番号  端子記号  I/O 端子機能  等価回路図 

27  BOOT2+  I/O ブートストラップ入出力端子、

CH2プラス 

  28  VDD2  O  内部電源用デカップリング 

コンデンサ接続端子 

  29  BOOT2-  I/O ブートストラップ入出力端子、

CH2マイナス 

  30  OUT2-  O  出力端子、CH2マイナス 

30

GND VD

  31  OUT2-  O  出力端子、CH2マイナス 

31

GND VD

 

32  PGND2    CH2パワーグランド   

33  PGND2    CH2パワーグランド   

34  PGND1    CH1パワーグランド   

35  PGND1    CH1パワーグランド   

36  OUT1-  O  出力端子、CH1マイナス 

36

GND VD

  37  OUT1-  O  出力端子、CH1マイナス 

37

GND VD

  38  BOOT1-  I/O ブートストラップ入出力端子、

CH1マイナス 

  39  VDD1  O  内部電源用デカップリング 

コンデンサ接続端子 

  40  BOOT1+  I/O ブートストラップ入出力端子、

CH1プラス 

 

次ページへ続く。 

(11)

前ページより続く。 

端子

番号  端子記号  I/O 端子機能  等価回路図 

41  OUT1+  O  出力端子、CH1プラス 

41

GND VD

  42  OUT1+  O  出力端子、CH1プラス 

42

GND VD

 

43  PVD1    電源端子   

44  PVD1    電源端子   

   

(12)

機能説明   

STBYモード(STBY=L,MUTE=L) 

LSI内部のレギュレータがOFFされているため、各バイアスが立ち上がっていない状態である。 

回路の大部分がOFFの状態である。 

電流は弊社推奨条件で1

μ

A(typ.)である。 

 

MUTEモード(STBY=H,MUTE=L) 

LSI内部のレギュレータがONしているため、各バイアスが立ち上がっている状態である。 

回路の半分以上が動作しておりますが、最終段のアンプはOFFしているため出力は出ない状態である。 

電流は弊社推奨条件で20mA(typ.)である。 

 

動作モード(STBY=H,MUTE=H) 

LV49152VがD-classアンプとして動作している状態である。入力信号に同期して出力信号がでる。 

Rg=0時、電流は弊社推奨条件で45mA(typ.)である。 

                               

動作イメージ図   

(13)

ON TIME/OFF TIME   

Pop noise低減のため、STBY,MUTE端子の制御は、ON TIME,OFF TIMEを確保して制御すること。 

下記、ON TIME,OFF TIMEは弊社推奨定数における推奨設定時間である。 

 

ON TIME 

Pop noise低減のため、ON TIMEは350msec以上確保すること。 

                             

動作イメージ図 

ON TIME・・・STBY端子High後、MUTE端子Highまでの時間   

OFF TIME 

Pop noise低減のため、OFF TIMEは1000msec以上確保すること。 

                             

動作イメージ図 

OFF TIME・・・MUTE端子Low後、STBY端子Lowまでの時間 

(14)

SOFT MUTE   

ソフトミュート機能は、出力信号のフェードイン、フェードアウトを行うための機能であり、

MUTECAPコンデンサの時定数によってRise timeとfall timeを設定できる。 

 

FADE IN 

弊社推奨定数におけるMute rise timeは約450msec.である。 

                             

動作イメージ図   

FADE OUT 

弊社推奨定数におけるMute fall timeは約450msec.である。 

                             

動作イメージ図   

5V/DIV.

MUTE pin

MUTECAP pin

[OUT+] vs [OUT-]

Mute rise time

5V/DIV.

MUTE pin

MUTECAP pin

[OUT+] vs [OUT-]

Mute fall time

(15)

電源電圧低下保護回路   

電源電圧低下保護回路は低電圧での不安定動作を回避するため、PVD端子電圧をモニタしAttack電圧 (VD=8V typ.)を超えた後AMP.をONにする。また、動作中に何らかの原因でPVD端子電圧が低下した際 の不安定動作も回避できるようにRecover電圧(VD=7V typ.)を設定している。電源電圧低下保護回路 のON/OFF連続動作を防止するため、Attack電圧とRecover電圧はヒステリシス(約1V)を持っている。 

                           

動作イメージ図   

また、1次電源が抜かれた場合のPop noise対策としても使用できるように、Mute ON時と同様のシー ケンスにてAMPをOFFするように設計している。 

 

過電流保護回路   

過電流保護回路は出力トランジスタを過電流から守るための保護回路で、天絡、地絡、負荷ショー トのいずれのモードにも対応する。 

保護動作はIC内部で設定している検出電流値(約6A)に達した場合に行われ、約20

μ

sec.間出力トラン ジスタを強制的にOFFさせる。強制OFF後は通常動作に自己復帰し、継続して過電流が流れていれば 再度保護動作に入る。 

                           

動作イメージ図   

※ 過電流保護回路は出力短絡などの異常状態を一時的に回避する機能であり、ICが破壊しないこと を保証するものではない。 

(16)

サーマル保護回路   

サーマル保護回路はICが異常発熱した場合に、ICの破壊、劣化を防止するための保護回路である。

放熱不足や誤結線等により、ICのジャンクション温度(Tj)が175℃付近まで上昇した場合、サーマル 保護回路により出力をシャットダウンしMUTE状態にする。シャットダウン動作により温度上昇を抑 止できた場合、ジャンクション温度が105℃付近まで低下すると自動復帰する。 

                               

動作イメージ図   

※ サーマル保護回路は異常発熱状態を一時的に回避する機能であり、ICが破壊しないことを保証す るものではない。また、保護動作の絶対温度も保証していない。 

 

Recovery Attack

PWM

PWM

150 180 200

100 130

90 70

40 50 60 80 110 110 110 160 170 190

Hystsrisis

(17)

PLC   

PLC(パワーレベルコントロール)機能は、外付けのPLC抵抗R1の値を任意に設定することで、最大変 調度を調整しPWM信号が過変調モードになることを防止しする。また、最大変調度を任意に設定でき るため出力電力制限回路として使用でき、電源電圧および負荷抵抗を固定にした状態においても、

出力電力を2W〜15Wまでリニアに可変できる。 

これにより、薄型TVでは画面サイズにかかわらず、同じ電源電圧・スピーカで画面サイズに適した 定格出力が設定でき、基板の共通化が図れる。 

 

さらに、PLC機能により出力電力を制限した場合、出力波形をソフトクリップさせることができるた めハードクリップ時の異音を軽減できる。 

                           

  動作イメージ図 

 

測定条件 

VD=15V,RL=8Ω,L=33

μ

H(TOKO:A7502BY-330M),C=0.1

μF,CL=0.47μ

F,Ta=25℃ 

                               

出力電力制限値の設定例   

※ 本機能を出力電力制限用として使用した場合に、電力値の精度が必要な場合は、金属皮膜抵抗等 の精度の良い抵抗を使うこと。 

※ 外付けのPLC抵抗R1の値は、3k

Ω

以上を付けること。 

※ 外付けのPLC抵抗R1の値を変更される場合は、アンプをOFFにすること。 

R1 [k Ω ]  Po@10% [W] 

3.0  0.694  3.6  1.073  4.7  1.982  6.2  3.642  7.5  5.562  8.2  6.855  9.1  8.591  10  10.64  13  15.32  15  15.94  20  16.01  GND

PLC

R1 1 μ F

5

13

LV49152V

R1 -- PO@THD + N = 10%

0 14 16

10 12

8

4 6

2 18

0 2 4 6 8 10 12 14 16 18 20

R1 – kΩ P O @THD + N = 10% – W

VD = 15V RL = 8Ω fin = 1kHz THD + N = 10%

2ch-Drive AES17

MAX. Power Half Power

Min. Power

(18)

Filter設定   

               

出力LCフィルタのカットオフ周波数fcは次式によって求められる。 

fc = 1 2 π√2LCL

 

また、カットオフ周波数fcを設定することにより、CL、Lの値を次式によって求められる。 

CL = 1

2 √ 2 × π RLfc

 

L = √ 2 × RL 4 π fc

 

Cは一般的にCLの20〜30%程度に設定する。 

 

参考データ fc=30kHzの場合 

RL [Ω ]  L [ μ H]  CL [μ F]  C [ μ F]  Q 

4  15  1  0.22  0.650 

6  22  0.68  0.15  0.636 

8  33  0.47  0.1  0.704 

16  68  0.22  0.047  0.739 

 

本回路は、応用例を示すものであり、特性の保証を行うものではない。 

使用に際しては、LCフィルタの設定は音質に影響を与えるので、システムに合わせた回路定数の検 討を十分に行うこと。 

また、LCフィルタのQ値が大きいと、fc近傍での電流が増加するので、Q 

 1となるように定数設定 すること。 

 

RL C

C OUT+

OUT-

CL L

L

(19)

特性データ 

L=33

μ

H(TOKO:A7502BY-330M),C=0.1

μF,CL=0.47μ

F   

                                                                                       

Ist -- VD

0 0.1

0.05 0.15

0 2 4 6 8 10 12 14 16

10 8 6 4

2 12 14 16

10 8 6 4

2 12 14 16

10 8 6 4

2 12 14 16

18

Ist -- Ta

0 0.05 0.1 0.15

– 50 0 50

0 50

0 50

0 50

100

Imute -- VD

0 15 20

10

5 25

0 18

Imute -- Ta

0 10

5 15 20 25

– 50 100

ICC -- VD

0 20 30 40

10

15

10

5 50

0 20

10 30 40 50

0 18

ICC -- Ta

– 50 100

VCC -- VD

V CC –V

0 20

0 15

10

5 20

0 18

VCC -- Ta

V CC –V

– 50 100

RL = 8Ω Rg = 0 STBY = L MUTE = L

RL = 8Ω Rg = 0 STBY = H MUTE = L

RL = 8Ω Rg = 0 STBY = H MUTE = H

RL = 8Ω Rg = 0

VD = 15V RL = 8Ω Rg = 0 STBY = L MUTE = L

VD = 15V RL = 8Ω Rg = 0 STBY = H MUTE = L

VD = 15V RL = 8Ω Rg = 0 STBY = H MUTE = H

VD = 15V

RL = 8Ω

Rg = 0

(20)

                 

BIASCAP -- VD

0 4 6 8

2

4 6 8

2 10

0 2 4 6 8 10 12 14 16

10 8 6 4

2 12 14 16

10 8 6 4

2 12 14 16

10 8 6 4

2 12 14 16

18

BIASCAP -- Ta

BIASCAP – V

0 10

– 50 0 50

0 50

0 50

0 50

100

VBIAS -- VD

VBIAS – V

0 6 8

4

2 10

0 18

VBIAS -- Ta

VBIAS – V

0 4

2 6 8 10

– 50 100

VREG5 -- VD

VREG5 – V

0 2 3 4 5

1

2 3 4 5

1

3 4 5

2

1

3 4 5

2

1 6

0 6

0 18

VREG5 -- Ta

VREG5 – V

– 50 100

VDD -- VD

0 6

0 6

0 18

VDD -- Ta

– 50 100

BIASCAP – V

RL = 8Ω Rg = 0

RL = 8Ω Rg = 0

RL = 8 Ω Rg = 0

RL = 8Ω Rg = 0

VD = 15V RL = 8Ω Rg = 0

VD = 15V RL = 8Ω Rg = 0

VD = 15V RL = 8Ω Rg = 0

VD = 15V RL = 8Ω Rg = 0

V DD –V V DD –V

(21)

                                         

VG -- VD

28 30 31

29

30 31

29 32

9 12 15

12 15

12 15

12 15

18

VG -- Ta

28 32

– 50 0 50

0 50

0 50

0 50

100

THD+N -- VD

0.001 0.01

2 3 5 7 0.1

2 3 5 7 2 3 5 7

0.01

2 3 5 7 0.1

2 3 5 7 2 3 5 7 1

9 18

THD+N -- Ta

0.01 1

– 50 100

CHsep. -- VD

– 80 – 70 – 60

– 20

– 40

– 60

– 20

– 40

– 60 – 50

– 70 – 60

– 80 – 50

9 18

CHsep. -- Ta

– 50 100

SVRR -- VD

– 80 0

– 80 0

9 18

SVRR -- Ta

– 50 100

RL = 8Ω fin = 1kHz VO = 0dBm

RL = 8Ω fin = 1kHz PO = 1W 2ch-Drive AES17

RL = 8Ω fin = 1kHz Rg = 0 VO = 0dBm DIN AUDIO

RL = 8Ω fin = 100Hz Rg = 0 VDr = 0dBm DIN AUDIO

VD = 15V RL = 8Ω fin = 1kHz VO = 0dBm

VD = 15V RL = 8Ω fin = 1kHz PO = 1W 2ch-Drive AES17

VD = 15V RL = 8Ω Rg = 0 VO = 0dBm DIN AUDIO

VD = 15V RL = 8Ω Rg = 0 VDr = 0dBm DIN AUDIO CH2

CH1 → CH2 CH2 → CH1

CH1 → CH2 CH2 → CH1 CH1

CH2 CH1

CH2 CH1 CH2

CH1

(22)

                                             

VNO -- VD

0.01 0.1

2 3 5 7 2 3 5 7

0.1

2 3 5 7 2 3 5 7 1

9 12 15

12 15

12 15

12 15

18

VNO -- Ta

0.01 1

– 50 0 50

0 50

0 50

2 3 5 7 100 2 3 5 7

100

fO -- VD

300 350 400

350 400 450

9 18

fO -- Ta

300 450

– 50 100

DUTY -- VD

DUTY – %

0 10 20 30 40 50

10 20 30 40 50

12 16 20 24 28 32

8 4

10

1

0.1

2 3 5 7 2 3 5 7 2 3 5 7 2 3 5 7 60

0 60

9 18

DUTY -- Ta

DUTY – %

– 50 100

PO -- VD

0 36

0.01 100

9 18

PO -- VIN

10 1000

RL = 8Ω Rg = 0 A-weight

RL = 8Ω Rg = 0

RL = 8Ω Rg = 0

fin = 1kHz THD+N = 10%

2ch-Drive AES17

VD = 15V RL = 8Ω Rg = 0 Rplc = 20k Ω A-weight

VD = 15V RL = 8Ω Rg = 0

VD = 15V RL = 8Ω Rg = 0

VD = 15V fin = 1kHz 2ch-Drive AES17 CH2

CH1

CH2 CH1

CH2 CH1

R L = 4 Ω R L = 6 Ω

R L = 8 Ω R L = 4 Ω

R L = 8 Ω CH2

CH1

CH2

CH1

CH2

CH1

(23)

                                                                                                       

THD+N -- PO

0.01 0.1

2 3 5 7 1

2 3 5 7 2 3 5 7

0.01

2 3 5 7 0.1

2 3 5 7 1

2 3 5 7 2 3 5 7 10

0.0012 3 5 70.012 3 5 70.1 2 3 5 7 1 2 3 5 710 2 3 5 7

2 3 5 70.012 3 5 70.1 2 3 5 71 2 3 5 710 2 3 5 7

2 3 5 70.01 2 3 5 70.1 2 3 5 7 1 2 3 5 710 2 3 5 7

2 3 5 7100 2 3 5 7 1k 2 3 5 710k 2 3 5 7100k2 3 5 7 100

THD+N -- f

0.001 10

10 2 3 5 7100 2 3 5 71k 2 3 5 710k 2 3 5 7

2 3 5 7100 2 3 5 71k 2 3 5 710k 2 3 5 7

2 3 5 7100 2 3 5 71k 2 3 5 710k 2 3 5 7

1k

2 3 5 7100 2 3 5 7 2 3 5 710k 2 3 5 7 100k

THD+N -- PO

0.01 0.1

2 3 5 7 1

2 3 5 7 2 3 5 7

2 3 5 7 10

0.001 100

THD+N -- f

0.001 0.01 2 3 5 7 0.1

2 3 5 7 2 3 5 7

1 10

10 100k

THD+N -- PO

0.01 2 3 5 7 0.1

2 3 5 7 2 3 5 7

1

2 3 5 7 0.01 2 3 5 7 0.1

2 3 5 7 2 3 5 7

1

– 20 – 10 0

0 10

0.001 10

0.001 100

THD+N -- f

10 100k

Response -- f

– 30 10

– 80 – 60 – 40 – 20 20

10 1000k

Phase -- f

Phase – deg

10 100k

VD = 15V RL = 8Ω 2ch-Drive AES17

VD = 15V RL = 6Ω 2ch-Drive AES17

L = 22 μ H C = 0.15 μ F CL = 0.68μ F

VD = 15V RL = 4Ω 2ch-Drive AES17

VD = 15V RL = 8Ω PO = 1W L = 15 μ H C = 0.22 μ F CL = 1 μF

VD = 15V RL = 6Ω PO = 1W 2ch-Drive AES17

L = 22 μ H C = 0.15 μ F CL = 0.68μ F

VD = 15V RL = 4Ω PO = 1W 2ch-Drive AES17

L = 15 μ H C = 0.22 μ F CL = 1 μF VD = 15V RL = 8Ω PO = 1W 2ch-Drive AES17

VD = 15V RL = 8Ω PO = 1W fin = 6.67kHz

fin = 1kHz

fin = 100Hz

fin = 6.67kHz

fin = 1kHz

fin = 100Hz

fin = 6.67kHz

fin = 1kHz

fin = 100Hz

CH2 CH1 CH2

CH1 CH2

CH1

(24)

         

CHsep. -- f

– 80 – 70 – 60

2 3 5 7 2 3 5 7

0.1 – 50

10 2 3 5 7100 2 3 5 71k 2 3 5 710k 2 3 5 7

2 3 5 7100 2 3 5 7 1k 2 3 5 710k 2 3 5 7 100k

VNO -- Rg

0.01 1

1 2 3 5 710 2 3 5 7100 2 3 5 71k 2 3 5 710k 2 3 5 7

2 4 6 8 10 12 14 16 18

100k

SVRR -- fr

– 80 – 60 – 40 – 20

20 40 60 80 0

10 100k

Efficiency -- PO

Ef ficiency – %

0.001 100

0 20

VD = 15V RL = 8Ω Rg = 0 VO = 0dBm DIN AUDIO

VD = 15V RL = 8 Ω Rg = 0 Vr = 0dBm DIN AUDIO

VD = 15V fin = 1kHz 2ch-Drive AES17 VD = 15V

RL = 8Ω A-weight

CH2 CH1

CH2 CH1

CH1 → CH2 CH2 → CH1

RL = 4 Ω RL = 8 Ω

Rg – Ω

ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC (SCILLC)の登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知 的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。

www.onsemi.com/site/pdf/Patent-Marking.pdf.

SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様 の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシー トや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性がありま す。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致しま す。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を 目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、

これらを使用対象としておりません。お客様が、 このような意図されたものではない、 許可されていないアプリケーション用にSCILLC製品を購入または使用した場合 、 たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、 そのような意図せぬ使用、 また未許可の使用に関連した死傷等から、直接 、 又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、

子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。

SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。

ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC’s product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

(参考訳)

参照

関連したドキュメント

Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees,

Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees,

Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees,

Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees,

Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees,

Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees,

Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees,

Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees,