NEDO IoT 推進のための横断技術開発プロジェクト第 4 回人材育成スクール ReRAM 基本技術とその AI 応用パナソニックセミコンダクターソリューションズ株式会社河野和幸パナソニックセミコンダクターソリューションズ ( 株 )(2019/1/9) 発表概要 ReR

(1)

1

パナソニックセミコンダクターソリューションズ(株)(2019/1/9)

パナソニックセミコンダクターソリューションズ株式会社

河野和幸

2019.1.9

ReRAM基本技術とそのAI応用

NEDO IoT推進のための横断技術開発プロジェクト

第４回人材育成スクール

発表概要

◆ ReRAMとは

◆ ReRAMデバイス技術

◆ ReRAMプロセス技術

◆ ReRAM回路設計技術とマイコンへの応用

◆ 新しいReRAM応用

（アナログReRAMを用いたAIデバイス)

(2)

3 ReRAMとは

・定義

・研究の歴史

・当社ReRAM技術概要

・当社ReRAM開発ロードマップ

ReRAMとは

ReRAM(Resistive Random Access Memory)

■ パルス電圧を加えるだけで抵抗変化可能な材料を記憶素子に用いた新型メモリ

■ 高速抵抗変化(nsオーダー)、低電圧書換え(3V以下)、大きな抵抗変化幅(1桁以上)が特長

低消費電力用混載メモリや、ポストNANDフラッシュとして期待されている

パルス回数抵抗値 1桁以上 正ﾊﾟﾙｽ負ﾊﾟﾙｽ金属酸化物電極電極高抵抗高抵抗層金属酸化物電極電極低抵抗正ﾊﾟﾙｽ負ﾊﾟﾙｽ金属酸化物電極電極高抵抗高抵抗層金属酸化物電極電極低抵抗正ﾊﾟﾙｽ負ﾊﾟﾙｽ

＜50ns

TaOx

_TaOx

e

O

Ta

O

TaO

2

₂



2



₂ ₅



O

2-e

-＋

HR化（酸化反応）

Ta

₂

O

₅

電子の授受

酸化

e

O

2-HR

LR

TaO

₂

O

2-還元

e

ReRAMとは









2 2 5 2

O

2 e

2 TaO

O

Ta

O

2-e

-

_＋

LR化（還元反応）

(3)

5 ■ PCMO薄膜による電界誘起抵抗変化現象が1997年に発見される

■ PCMO薄膜を用いた不揮発性メモリRRAMがIEDM2002でシャープ/ヒューストン大から発表

■ その後、遷移金属酸化物を用いたReRAMの研究開発が盛んに行われる

１９９７

・・・・・・・

２００２

２００３

２００４

アトムテクノロジー研究体

(JRCAT)

シャープ

/ヒューストン大

Panasonic

サムソン

● Pｒ

0.7

Ca

0.3

MnO

３

薄膜による

電界誘起抵抗変化現象の発見

● シャープ＆ヒューストン大学

RRAMの動作確認(64ビットﾒﾓﾘｱﾚｲ試作）

<IEDM2002>

◇PCMO薄膜で追試、効果確認．

◇FeO系材料

◇TaO系材料

ﾊﾟﾙｽ電圧印加低抵抗高抵抗電圧電流 Si基板 S D G 抵抗変化膜ﾊﾟﾙｽ電圧

●NiOの遷移金属酸化物で動作確認

ReRAMとは

ReRAM研究の歴史

0.18umReRAM (200mmウエハ)

40nmReRAM (300mmウエハ)

・高信頼性TaOx材料・プロセス技術

・フォーミング等の駆動技術

・信頼性モデルの確立

Panasonic ReRAM技術概要

■ 世界で初めてReRAMを量産化、0.18umReRAM搭載マイコンを2013年から出荷中

■ 高セキュリティICカードやIoTアプリを目的として、40nmReRAM開発を推進中

ReRAMとは

100nm

(4)

7 Panasonic ReRAM開発ロードマップ

セルサイズ

0.18um ReRAM 40nm ReRAM

高セキュリティICカード(ReRAM PUF技術)

・パスポート・ID カード・交通系

■ 抵抗素子のフィラメントとプロセスの微細化により、低消費電力を活かすReRAMビジネスを拡大

■ ReRAM応用展開としてReRAM PUF技術、ReRAM AIデバイスを開発中

filament ・モバイル・ウェアラブル・車載

大容量混載メモリ

・ロボット・スマートハウス・ADAS

エッジ版人工知能(AI)チップ

2013

Now

Future

低消費電力 MCU

・時計・ヘルスケア 28nm ReRAM RAND

※PUF： Physically Unclonable Functionの略称 ※RAND ： Resistive Analog Neuro Deviceの略称

ReRAMとは

ReRAMデバイス技術

・ ReRAM抵抗変化原理

・ ReRAM抵抗変化動作メカニズム

・データ保持特性(リテンション)

・エンデュランス特性

(5)

9 ReRAMの抵抗変化原理

■ 抵抗変化素子はTa

₂

O

₅

とTaOxの2層のタンタル酸化物を上下の電極で挟む構造

■ フォーミングでタンタル酸化物内にフィラメントを形成し、酸化・還元反応でメモリ動作実現

①初期状態

@製造後

フィラメント形成

②フォーミング

③書換動作

超高抵抗状態

Ta

2 O

5-δ

TaO

_X 上部電極下部電極 O 2-e -e

-還元

(Ta：O=1：2.0)

O 2-e

-×

酸化

(Ta：O=1：2.5)

タンタル

酸化物

酸素欠陥

高抵抗状態

低抵抗状態

ReRAMデバイス技術

E

₀

Ea

TaO

2

+ O

2-Ta

2

O

5

LR

HR

V

HR ⇒ LR

還元反応

LR ⇒ HR

酸化反応

温度依存性よりホッピング伝導を確認

■ 高抵抗層膜の絶縁破壊により形成されたフィラメンント領域中電極界面での酸化・還元反応

■ 伝導機構は高抵抗層中の酸素空孔を介したホッピング伝導

TaOx

TaN

Ta2O5

Ir

O

2-＋

TaOx

TaN

Ta2O5

Ir

O

2-ー

高抵抗状態(HRS)

低抵抗状態(LRS)

ー

＋

ReRAMデバイス技術

抵抗変化の動作メカニズム

酸素欠陥

⇔

[抵抗変化メカニズム]

[伝導機構]

 

4 1 2

1 















T



ln

 

















T

1



ln

室温付近低温領域

(6)

11 ■ 高輝度放射光施設 SPring-8 を用いて、実デバイスの高抵抗・低抵抗状態を解析

■ 電極界面数ナノメートルの領域での酸化・還元反応を検出(世界初)

■ べた膜酸化還元によりピークシフト確認し、バリアの高さ変化を示唆

0.11eV

動作原理の検証

Ta2O5 TaOx べた膜

Intens

it

y (a.

u

.)

240 235 230 225 220

Binding Energy (eV)

Ta 4d spectra h = 7.94 keV Ta₂O_5-_ LRS HRS TaO_x Pt (10nm) TaO_x(30nm) Pt (100nm)

Ta2O5

TaOx

Pt

光電子

● 強い放射光

⇒ 電極越しの界面観察

● 細いビーム

⇒ 微細デバイス観察

SPring-8

ReRAMデバイス技術

EBAC＆TEM/EDSによる抵抗変化領域の観察

SEM EBAC 0.5um

■ EBACにより実デバイスでのフィラメントの直接観察に成功

■ EBACで観察されたフィラメントを狙って、フィラメント断面のTEM/EDS観察に成功

● EBACによるフィラメント観察

● フィラメント断面のTEM/EDS観察

Ta酸化膜に

Ta強度のムラが認められた

ReRAMデバイス技術

EDS(エネルギー分散型X線分光器)

(Energy Dispersion Spectroscopy)

TEM(透過型電子顕微鏡)

(Transmission Electron Microscope)

EBAC(電子ビーム吸収電流)

(Electron Beam Absorbed Current)

(7)

13 標準電極電位～なぜIr電極を使うのか～

■ Taより相対的に高い標準電極電位(＞1.0eV)が必要

■ Au/Pt/Ir/Ag/Cuは動作、W/Ni/Ta/Ti/Al/TaNは不安定or動作せず

-2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 2.0 Au Pt Ir Pd Ag Cu Ru Re W Mo Ni Fe Ta Nb Zr Hf Ti Al St a n d a rd Pot e nt ia l : E( e V )

標準電極電位

Ta W Pt Cu Ag Ir Au Ni 1.4 1.6 1.8 2.0 2.2 2.4 2.6 0.1 1 10 100 1000 Initial Resis tivity [ohm*cm] Electronegativity Au Ir Pt Cu Ag Ni W Al Ta Ta-O W Metal

ReRAMデバイス技術

電気化学的に活性

(酸化しやすい

)

電子の引き寄せが強い

電気陰性度と初期抵抗

0.01

0.1

1

10

100 E0

(

e

V

)

TaO2/Ta2O5 Ta/TaO Fe3O4/Fe2O3 Ti2O3/TiO2 ZrO/ZrO2 Ta/TaO2 Ta/Ta2O5 TaO/Ta2O5 Ta2O/Ta2O5

相安定性～なぜTaOxを使うのか～

2ae

MO

aO

MO

_x



2



_y



nF

G

E

RT

G

K











0

)

exp(

● 第１原理による相安定性の計算

■ 第１原理により相安定性を計算 (標準生成自由エネルギーの差 ΔG を計算)

■ TaO

₂

/Ta

₂

O

₅

ではFe, Ti系に比べてE

₀

が小さい ⇒ 可逆反応が起こりやすい

■ TaO、Ta

₂

O は熱力学的に不安定(金属Taより不安定)

E

₀

Ea

V

E

₀

Ea

TaO

2 + O

2-Ta

2

O

5

LR

HR

Ea

E

₀

Fe

3

O

4 + O

2-Fe

2

O

3

LR

HR

● Ta-O系とFe-O系の違い（リテンション）

ﾊﾟﾙｽ抵抗変化時

電圧印加により

O

2-

_の

移動をアシスト

ReRAMデバイス技術

(8)

15 Ta酸化物抵抗変化素子の基本特性

50ns 30ns 20ns 10ns

100ns

10

3

10

4

10

5

10

6

R

esi

stan

ce (

Ω

)

20

40

60

80

0

100 Pulse Number

低抵抗

高抵抗

Voltage (V)

Cu

rr

en

t (µA

)

-1.0

1.0 -2.0

0.0

2.0 -100

100 -200

200

0 書込電圧印加時間（パルス幅）

140µA

1V

＜抵抗変化特性＞

＜電圧印加時間依存性＞

■ Ta酸化物は小電流でスイッチングし、抵抗変化電圧は1Vの低電圧動作

■ 10nsの小パルスでも安定抵抗変化し、高速書換動作が可能

ReRAMデバイス技術

HR化

LR化

※

CF

(Conductive Filament)

データ保持特性(リテンション)を決めるパラメータ

■ フィラメント寸法小と酸素欠陥密度高により、データ保持特性の向上が可能

ReRAMデバイス技術

酸素欠陥密度

リテンション

(9)

17 リテンションの劣化ばらつきモデル

V

_O

cut

Current decrease

low N(V

_O

)

Percolation path

small

large

cut

N(Vo): Oxygen Vacancy Concentration

＜酸素欠陥密度依存性＞

＜パーコレーションパスモデル＞

■ 酸素欠陥密度が低い領域では電流劣化量のばらつき大

パーコレーションパスの切れ方がビット毎に異なり、電流パス量がばらつく

CF: Conductive Filament

ReRAMデバイス技術

 

Dt x O Dt x a

e

Dt

V

N

e

Dt

O

N

4 0 4 0 2 2

1

  





..

 

)

(

)

(

.. 5 2

5 N

Ta

O

N

V

N

_B _O



_B



 





 

Dt a O O O B O

N

V

N

V

N

V

e

V

N

4 0 0 2

4

4 







.. .. .. ..

)

(

)

(

リテンション劣化モデル

 

..

(

..

)

B

(

O..

)

Dt r a O O

re

dr

N

V

Dt

d

V

N

V

N

_

















 

4 2 0 0 0 2

1





2a

R

_i2 l a 0 a 酸素濃度: N0(O) 欠陥濃度: N0(Vo) NB(O)

2a

l1

R

_i1

R

_i2

①

②

l2 0 _l1 酸素濃度: N0(O) 欠陥濃度: N0(Vo) NB(O)

 

(

)

(

.. .. _B _O.. l Dt x O O

e

dx

N

V

Dt

V

N

V

N

_



















0  1 4 0 2

1 

 





 

Dt l O O O B O

N

V

N

V

N

V

e

V

N

4 1 0 0 2

2

2 





.. .. .. ..

)

(

)

(

■ フィラメント内の酸素拡散による酸化・還元に基づくリテンションモデルを

欠陥密度プロファイルの変化に伴うホッピング伝導度の変化としてモデル化

＜酸素濃度と欠陥密度の相関＞

＜欠陥密度と伝導率の相関：ﾎｯﾋﾟﾝｸﾞ伝導＞

 



















₀

1

₃

d

E

N

T

k

_B _F

exp



_N

_{ }

_E

_N

₍

_V

₎

_f

₍

_E

₎

O F



LR

HR

ReRAMデバイス技術

“Demonstration of High-density ReRAM Ensuring 10-year Retention at 85C Based on a Newly Developed Reliability Model “ Zhiqiang Wei , IEDM2011

(10)

19 リテンション劣化モデルの検証

■ フィラメントを想定した酸素拡散によるリテンション劣化モデルで実験結果と良好な一致

101 102 103 104 105 106 107 103 104 R (Ω )

Time (sec)

210℃

180℃

150℃

101 102 103 104 105 106 107 3x103 3x103 3x103 3x103 3x103 3x103 4x103 4x103 4x103 4x103 4x103 4x103 R (Ω)

Time (sec)

210℃

180℃

150℃

 





 





















 Dt a O O O B

V

N

V

N

V

e

N

B

A

R

4 0 0 2

4

1

.. .. ..

)

(

exp

 





 



















 Dt l O O O B

V

N

V

N

V

e

N

B

A

R

4 1 0 0 2

2

1

.. .. ..

)

(

exp

LR

HR

ReRAMデバイス技術

点線:モデル計算点線:モデル計算

Ta酸化物抵抗素子のリテンション特性

10

-1

10

1

10

3

10

9

10

5

10

7

2.0 2.2 2.4 2.6 2.8 3.0 3.2 3.4

1000/T (1000/K)

10 years

85°C

150°C

25°C

175°C

T

ime to Retention Failure (h)

Time (h)

10

3

10

2

10

1

10

0

10

-1

0

20 Current (a.u.)

10

40

60

50

30

70

80 Tail

150 o

_C

低抵抗

Median

高抵抗

＜高温保存によるTailビット挙動＞

＜Tailビットのアレニウスプロット＞

■ 85℃, 10年以上の安定したデータ保持(リテンション)特性を示し、高信頼性を実現

ReRAMデバイス技術

(11)

21 エンデュランス特性

● バランス駆動

(+2.7V/-2.2V)

● アンバランス駆動

(+2.5V/-1.7V)

■ 安定したエンデュランス特性を得るためには、抵抗変化電圧(HR/LR)のバランス駆動が重要

■ バランスを欠くと酸素プロファイルが変化しエンデュランス特性が劣化する

抵抗変化素子に印加する電圧値が変化

フィラメント面積、厚さが変化

反応生成物の量が変化

負荷抵抗により抵抗素子の分圧が変化

抵抗値変化

2a

l

ﾌｨﾗﾒﾝﾄ

ReRAMデバイス技術

ReRAMプロセス技術

・ ReRAM基本素子構造とキープロセス

・ ReRAM微細化のキープロセス

・微細化ポテンシャル

・ 40nm ReRAM信頼性の実証

(12)

23 ReRAMの基本素子構造とキープロセス

■ 抵抗素子は配線層間に形成、＋３マスクで作成可能

■ 安定した抵抗変化動作を実現するキープロセスについて以降説明

高抵抗層

Ta2O5

母体

TaOx

TaN

Ir

配線

抵抗素子断面模式図とキープロセス

ReRAM断面模式図と使用マスク

抵抗

素子

①抵抗膜形成

：TaOxスパッタ技術

：材料特性

④電極形成

：上部電極

：下部電極平坦化

③抵抗側壁酸化

：実効面積の絞込み、

エッチングダメージ低減

②抵抗膜加工

：端部ダメージ低減

トランジスタ

Tr.

&

配線層

ReRAMプロセス技術

抵抗素子ﾋﾞｱ1

抵抗素子

抵抗素子ﾋﾞｱ2

ReRAM微細化のキープロセス技術

Low etching damage

(1)Reducing generation of free oxygen ->

Low-damage etching

(2)Centralizing a filament ->

Cell side oxidation

(3)Protecting cell against free oxygen ->

Encapsulated cell

TE

Ta

₂

O

₅

TaO

_x

BE

Ta

₂

O

₅

TaO

_x

TE

BE

Ta

₂

O

₅

TaO

_x

TE

BE

Cell side oxidation

Encapsulated cell

Free oxygen

•Reducing the extra free oxygen and Leading a

filament into cell center

ReRAMプロセス技術

(13)

25 • Cover the etched surface with Bromine gas during

etching process

-> Prevent the injection of high energy ions

エッチングダメージ低減技術

TE

Ta

₂

O

₅

TaO

_x

BE

Plasma

Free oxygen

Chorine

Conventional cell etching

TE

Ta

₂

O

₅

TaO

_x

BE

Plasma

Low-damage cell etching

Br

Cl

Br

_Bromine

Cl

ReRAMプロセス技術

Y. Hayakawa, VLSI 2015

• Excellent performance in 28-nm cell size

ReRAMセルの微細化ポテンシャル

Cell current

(μ

A)

Effective cell size (nm)

LRS

HRS

50

40

30

20

10

0

20

40

60

80

100

120 After 10k cycles

Retention (85˚C, 10years)

Cell size dependence of reliability

10

20

30

0 Cell current

(μ

A)

100 1k

10k

Cycling number

Cycling data of 20-nm cell

TE

Ta

2

O

5

TaO

_x

Effective cell size

LRS

HRS

ReRAMプロセス技術

(14)

27 • Test chip of 2-Mbit array with 40-nm technology

40nm ReRAMメモリセルアレイ

2-Mbit

Item

Parameter

Technology node

40nm

RSE size

117nm X 117nm

BEOL process

3 layers with Cu

Chip size

4.86mm x 5.76mm

Memory Capacity

2-Mbit

Photograph of Test chip

Feature of Test chip

ReRAMプロセス技術

• TaO

_x

ReRAM cell, based on centralized a filament and

control of the extra free oxygen

40nm ReRAMメモリセルアレイのプロセス断面

M3

M1

M2

Iridium (TE)

Ta

₂

O

₅

TaO

_x

TaN(BE)

Process flow of 40-nm ReRAM

TEM of 40-nm memory array

 FEOL and M2 line formation

 Cu via formation

 Ir(TE)/Ta

2

O

5

/TaO

x

/TaN(BE) ReRAM

cell deposition

 Cell side oxidation

 Encapsulated cell formation

 Direct-trench (M3) connection

 Low-damage cell etching

ReRAMプロセス技術

(15)

29 • Excellent endurance and data retention in memory

array with 40-nm technology

5

4

3

2

1

0 -1

-2

-3

-4

-5

Standard de

vi

ation

(σ

)

10

100

1 Cell current (μA)

Initial

10k cycles

100k cycles

10

100

1 Cell current (μA)

5

4

3

2

1

0 -1

-2

-3

-4

-5

Standard de

vi

ation

(σ

)

Before baking

After baking

Cycling number dependence

Retention(85ºC, 10years) after

10k cycles

Set current : 200uA

_{Baking(210ºC,5.2hur)}

ReRAMプロセス技術

40nm ReRAMメモリセルアレイの信頼性特性

ReRAM回路設計技術とマイコンへの応用

・ 1T1R-ReRAM基本回路と基本動作

・ ReRAMメモリ回路構成と書換え/読出し動作

・ ReRAM搭載マイコン

・ ReRAM搭載マイコンの応用事例

ReRAM回路設計技術

(16)

31 1T1R-ReRAM基本回路と基本動作

WL

SL BL

＜セルアレイ＞

＜セル断面＞

■ 1個のトランジスタと1個の抵抗変化素子で1ビットのメモリセルを構成（1T1R型セル）

■ ワード線とビット線の交点にメモリセルを配置し、メモリアレイを構成

BL：ビット線、WL：ワード線、SL：ソース線

SL

WL

BL

抵抗変化素子

上部電極下部電極タンタル酸化物

＜抵抗変化素子断面＞

“0”書込

“1”書込

読出

高抵抗

低抵抗

“0”/”1”読出

ワード線

< 3.0V

0.9～1.8V

ビット線

< 3.0V

0V

< 0.4V

ソース線

0V

< 3.0V

0V

＜ReRAMセルへの印加電圧＞

ReRAM回路設計技術

ReRAMメモリ回路構成

_{ReRAM回路設計技術}

BL

SL

Memory

Cell

WL

Reference

Cell

BLR

SLR

WLR

Sense Amplifier

DO

Write Driver

WL Driver

VWL

VBL, VSL

RSE

Poly

BL/SL Voltage

Regulator

WL Voltage

Regulator

■ ReRAMの読出し/書換え動作に必要な回路構成概要

(17)

33 ReRAM書換え動作

Set

(LR)

Reset

(HR)

WL

< 3V

BL

0 V

< 3V

SL

< 3V

0 V

Applied voltage

Set (LR)

BL

SL

WL

Write Driver

BL

SL

WL

Write Driver

Reset (HR)

RSE

Memory

Cell

RSE

Memory

Cell

ReRAM回路設計技術

■ ReRAMの書換え電圧は3V以下(フラッシュメモリより低電圧書換えが可能)

ReRAM読出し動作

_{ReRAM回路設計技術}

Read

WL

VDD

_int

BL

< 0.4 V

SL

0V

Applied voltage

BL

SL

WL

BLR

SLR

WLR

Sense Amplifier

DO

Write Driver

< 0.4V

Icell

Iref

RSE

Memory

Cell

Poly

Reference

Cell

■ ReRAMの読出し動作は電源電圧VDD以下で動作可能(昇圧回路不要)

(18)

35 ReRAMの特長とマイコンへの応用

■ ReRAMの特長を活かし、長時間駆動、高速書換、システムコスト低減を実現

■ ソフトウェアを格納するメモリ部をフラッシュからReRAMへ置換し、低消費電力化

長時間駆動

ストップ時、待機時の低消費電力

システムコスト低減

高速・低消費・バイト書換で

外部EEPROMを取込み

高速書換

幅広いアプリケーションに対応



エコマネジメント用

センサ機器



セキュリティ機器



スマートメータ

（ガス/水道）



ポータブル

ヘルスケア機器

A/D変換器

タイマ

クロック

生成

内蔵

発振

AM CPU

シリアルI/F

I/Oポート

メモリ

SRAM

 低消費読出（素子部～50nW）

 低電圧読出（素子電圧～0.5V）

 高速書換（印加パルス～50ns）

＜ReRAMセルの特長＞

＜マイコン内部構成図＞

ReRAM搭載マイコン

ReRAM搭載マイコン仕様

■ 低電圧・低消費電力動作(1.1V～)、ReRAMデータ書換10万回、データ保持85℃,10年を実現

ReRAM搭載マイコン

製品名

MN101LR05D

MN101LR04D

MN101LR03D

MN101LR02D

パッケージ

TQFP80ピン12mm角 TQFP64ピン10mm角 TQFP48ピン7mm角 HQFN32ピン5mm角

CPU

8bit Panasonic AMマイコン

ReRAM容量

(プログラム領域/

データ領域)

62KB/2KB、59KB/4KB、53KB/8KB、41KB/16KB

[ データ領域：10万回書き換え]

動作温度

-40～85℃

RAM容量

4KB

LCDドライバ

43SEG×4COM

39SEG×8COM

31SEG×4COM

21SEG×4COM

なし

動作周波数

10 MHz(1.8 V～3.6 V)

1 MHz(1.3 V～3.6 V)

32 kHz(1.1 V～3.6 V)

周辺機能

12ビット ADコンバータ，

リアルタイムクロック(時計機能),

DMA,

8/16ビットタイマ,

シリアル(UART/SPI/I2C),

LVI(電圧検知機能)

(19)

37 ReRAM搭載マイコンの応用事例

_{ReRAM搭載マイコン}

Before

After

マイコン IR 通信 I2C 表示パネル(LCD)

専用リーダーライタが必要

ReRAM マイコン NFC LSI I2C ANT 表示パネル(電子ペーパー)

×

商品情報

スマートフォンで商品情報書換え

定期的な

電池交換が必要

表示データの更新

タッチ

電池レスシステム

①電池レス表示タグシステム

表示データの更新

②無線センサユニットシステム

農地の環境管理

セキュリティーシステム

遠隔操作

システム

スマートメータ

環境センサ

ReRAM低消費電力性能で電池交換メンテナンスの手間を削減

新しいReRAM応用（AIデバイス）

・ReRAM AIデバイス(RAND)

・アナログReRAMを用いた積和演算回路

・RAND技術をVLSI2018で発表

・低消費電力/小型化性能(ベンチマーク)

・RANDデモ開発

・RANDを用いたビジネス検討

ReRAM AIデバイス

(20)

39 ReRAM AIデバイス(RAND

(Resistive Analog Neuro Device)

)

0 1 2 3 4 5 6 7 8 9 ・・・・・

1

11

12

13

14

15

25 “1”

・・・・・入力層・・・・・・・・・・・・・・・・・・隠れ層重みW1 出力層情報を集約していく過程で、画像の特徴を抽出していく（Deep Learning）

○ニューラルネットワークの構成要素

○RANDコンセプト

■ ニューラルネットの学習値(重み)を連続的な抵抗値がとれる抵抗変化素子に保存

素子を配線の交点に配置し積和演算を実現、圧倒的な情報集約で

超低消費、超小型

を実現

V1 V2 V3 V4 V5 入力

Σi1 Σi2 Σi3 Σi4 Σi5 Σi6

次の階層へ重みW（アナログ型抵抗素子）

②低消費積和演算回路

入力配線線形性 V R Vth ｱﾅﾛｸﾞ型抵抗素子 Diode素子

③素子の階層化/大容量化

揺らぎ

①アナログ型抵抗素子

ReRAM AIデバイス

ReRAM AIデバイス(RAND)の研究開発成果

A 4M Synapses integrated Analog ReRAM based 66.5 TOPS/W Neural-Network Processor with Cell Current Controlled Writing and Flexible Network Architecture

■ 2018年6月にNEDOによるプレスリリース、及びVLSI 2018国際学会発表

○VLSI 2018発表(2018/6/21)

○NEDOプレスリリース(2018/6/18)

http://www.nedo.go.jp/news/press/AA5_100977.html

1000倍

RAND電⼒効率 66.5TOPS/W 電力効率(GOPS/W) RAND 28nm RAND 40nm 低消費 GPU True North 人の脳 [RAND電力性能比較] 世界最高水準の低消費電力を実証 0.18um 40nm

(21)

41 ReRAMを用いたAIデバイス TEG(RAND TEG)概要

■ アナログReRAMを用いたニューラルネットワーク演算動作を技術実証するTEGを開発

ReRAM AIデバイス

[TEST chip]

[評価ボード]

[特長]

 百万オーダーのシナプス集積化

 ReRAMを用いた新規パーセプトロン回路

 重み格納用アナログ抵抗値書込み回路

 プログラマブルなニューラルネットワークアーキテクチャ

 高電力効率ニューラルネットワーク演算処理

※本研究成果は、国立研究開発法人新エネルギー・産業技術総合開発機構(NEDO)の

下記委託業務の結果得られたものである。

・エネルギー・環境新技術先導プログラム～ビッグデータ処理を加速・利活用する脳型推論

集積システムの研究開発

・IoT推進のための横断技術開発プロジェクト～超高速・低消費電力ビッグデータ処理を実

現・利活用する脳型推論集積システムの研究開発

アナログReRAMを用いた積和演算回路

■ ReRAMメモリセルへアナログ抵抗値を設定することで、ニューラルワークに必要な重み係数を格納

■ 複数メモリセル同時読出しによるセル電流加算により、高速・低消費積和演算を実現する

ReRAM AIデバイス

・・・・・・

Vref

+

-BL

DL1

DLn

DL2

・・・

Vout

V

0

V

1

V

2

V

n

DL0

R₀(

weight

) R₁(

weight

) R_n

(weight

) R₂(

weight

)

[Perceptron circuit using ReRAM]

Current-Voltage Converter

・・・・

・・

Input

Output

[Perceptron]

Weight

(analog value)

∙

： Activating

Function

(22)

43 1T1R-ReRAMセルを用いた積和演算回路

■ 入力・出力をバイナリ化することで、大規模半導体集積化を実現する

・・・・

・・

y

Input

(0/1)

Output

(0/1)

WL1

BL

WLn-1 WLn

SL

Output(0/1)

R

Input

(0/1)

WL0

・・・

[Perceptron circuit using 1T1R cell]

R R R

DIS

・・・

Weight

(analog value)

[Perceptron]

： Activating

Function

Sense Amp.

ReRAM AIデバイス

∙

ReRAMパーセプトロン回路

(VLSI 2018発表)

Perceptron

・・・

・・

∙

WL1

SL0

WLn-1

WLn

・・・・・

BL0 BL1 SL1

Rp

WL0

・・

SA

Positive Weight

Negative Weight

0

1

0

Rp Rp Rp Rｎ Rｎ Rｎ Rｎ

Proposed ReRAM perceptron circuit

Two MCs connected to the same WL

are used to express one weight

R. Mochida, VLSI 2018(T16-4)

(23)

45 ReRAMパーセプトロン回路

(VLSI 2018発表)

How to decide the Weight

NN operation is improved by analog cell current

WL1

WLn-1

WLn

・・・・・

Vbl

WL0

・・

SA

Vbl

ΣIneg

ΣIpos

Cell Current

0

1 Ipos

Ineg

-1

weight

Rp

Rn

ReRAM AIデバイス

ReRAMパーセプトロン回路

(VLSI 2018発表)

Proposed ReRAM perceptron circuit

Carry out MAC operation of multiple inputs in one time reading

WL1

WLn-1

WLn

・・・・・

Vbl

Rp Rn Rp Rn Rp Rn Rp Rn

WL0

・・

SA

∙

Vbl

_ΣIneg

ΣIpos

ReRAM AIデバイス

(24)

47 高精度アナログ抵抗値書込み

(VLSI 2018発表)

Highly Accurate Cell Current-Controlled Writing

Analog cell current of ReRAM depends on writing current

ReRAM AIデバイス

pls

x16

Write driver

enb

VCLP

trm1

trm8

en

VDD VDD

en

VL

VREF

VL

VWL

RAND Array

Current Supply

Circuit

Weight Control

Circuit

256 Steps = 28

Write Current

MC

1

st

_{Generate a constant current}

2

nd

_{Amplify the constant current to a desired writing current}

3

rd

_{A write driver copies the writing current by applying VCLP}

Finally Supply writing current to MC.

高精度アナログ抵抗値書込み

(VLSI 2018発表)

Results of analog cell current

Demonstrates the controllability of analog cell current

ReRAM AIデバイス

0 5 10 15 20 25 30 35 40 45 50 55 0 50 100 150 200 250 300 Cell C u rr en t [μ A]

Write Current [μA] 0 5 10 15 20 25 30 35 40 45 50 55 0 50 100 150 200 250 300 Cell Cu rr en t [μ A]

Write Current [μA]

The variation of 1 sigma = 0.59μA

The variation of 1 sigma = 5.24μA

w=0

w=1

with

verify operation

without

verify operation

① Wide

dynamic

range

③ Small variation

(25)

49 フレキシブルニューラルネットワークアーキテクチャ

(VLSI 2018発表)

Flexible Network Architecture(FNA)

Enable a single chip to be applied to various Neural Networks

ReRAM AIデバイス

Neural network information

RAND Architecture

Neural Network

Controller

A

B

_D

A

B

…

B

…

A

C

…

D

X

Y

Z

X

Y

…

Y

X

…

RAND Array

LAT1 LAT2

SA0

XDRV

YMUX

SA1 SA15 ・・・ Q D E ・・・・・・

SA Input

Selector

Q D E Q D E Q D E Q D E Q D E Q D E Q D E

テストチップでの技術実証

(VLSI 2018発表)

Evaluated Neural Network Construction

Three NNs are evaluated on one chip using FNA

ReRAM AIデバイス

MNIST

Compression

Data

14x14

1 1 0

・

1 1 1 0 0

output result

=0

=1

・

=9

1

Middle layer size

is parameter

Input

layer

Output

_layer

(26)

51 テストチップでの技術実証

(VLSI 2018発表)

Results of 180nm ReRAM

Proposed ReRAM perceptron, FNA, MSSA Achieved 90.8% accuracy

ReRAM AIデバイス

70

75

80

85

90

95

100

1

2

3 Ac

cu

rac

y

[%

]

Middle layer size

ARRAY

YMUX

SA and Input selector

WDRV

Power Supply

Neural network

Controller

XDRV

With MSMA

90.8%

85.4% Without MSMA

既存技術とのベンチマーク(消費電力、小型化)

■ 電力効率

■ チップサイズ

■ アナログ素子の特徴を活かし、現存プロセッサに比べて

電力効率は3桁向上(消費電力1/1000)

、

10分の1以下への小型化

を実現

1) 28nm/40nm世代シナプス1Gセルを想定 2) P. A. Merolla et al., Science 345, 668 (2014)

3) NVIDIA Tegra K1 製品仕様 ※米TeraDeep社が畳込みNN(CNN)を実装した画像認識システム。FPGAに実装(約90GOPS/W) 4) “Advances in Neuromorphic Memristor Science and Applications”

4)

ReRAM AIデバイス

1/10～1/20

以下

1000倍

2)

3)

1)

(27)

53

パナソニックセミコンダクターソリューションズ(株)(2019/1/9) RAND(AI推論) FPGAボード PC(全体制御/結果表示) 手書き数字入力 GPIO USB シリアル通信レベル変換ボード UART (RS232C) USB(FPGAｺﾝﾌｨｸﾞﾚｰｼｮﾝ時のみ使用)

RANDデモ構成

RANDデモシステム概要

GPIO(I2C)

①⼿書き数字認識デモ

②⾚外線温度センサー⼿形認識デモ

赤外線温度センサ(温度センシング)

RAND推論結果

デモ切替

手書き入力データ

センサーデータ

(補間処理後)

センサーデータ

RAND入力データ

デモ切替

RAND推論結果

[RANDへの学習値(重み)格納] メモリアドレス範囲Ａ手書き数字認識デモ① メモリアドレス範囲Ｂ手形認識デモ②

ReRAM AIデバイス

手書き数字データ

RAND(AI推論) FPGAボード GPIO USB シリアル通信レベル変換ボード UART (RS232C) [動作シーケンス] ①PCへ手書き数字入力(マウス) ②RANDへ手書き数字データ送信・AI推論命令 ③RANDから推論結果受信 ④PCへAI推論結果表示

1bit(2値)×196画素

(196bit)

RAND

14×14ﾋﾟｸｾﾙ

入力層(196)

中間層(64)

出力層(10)

RANDによる⼿書き数字認識デモ

RANDデモ① 手書き数字認識デモ

■ VLSI 2018で発表、GPU/CPU(デジタル乗算回路)を一切使用しないReRAMを用いた

In-Memory Computingによる低消費電力ニューラルネットワーク演算を実証

入力 10bit出力 0・・・01：”0” 0・・・10：”1” 1・・・00：”9” Ｘ 196 ・・・・Ｘ0 Ｘ1 Ｘ2 z10 z1 z2 y64 y0 y1 y2 1 1 _w _w ・・・・・・・・・・・出力

AI推論結果

PC(全体制御/結果表示) 手書き数字入力

ReRAM AIデバイス

(28)

55 赤外線温度センサー

3bit出力 001：グー 010：チョキ 100：パー RAND(AI推論) PC(全体制御/結果表示) GPIO USB シリアル通信レベル変換ボード UART (RS232C) 赤外線温度センサー (赤外線センシング) [動作シーケンス] ①赤外線温度センサーから温度データ受信 ②RANDへ温度データ送信・AI推論命令 ③RANDから推論結果受信 ④PCへ赤外線画像/AI推論結果表示

12bit×64画素

(768bit)

3bit×64画素

(192bit)

圧縮

RAND

GPIO(I2C)

8×8ﾋﾟｸｾﾙ

_{入力層(192)}

_{中間層(64)}

_出力層(3)

Ｘ 192 ・・・・Ｘ0 Ｘ1 Ｘ2 z3 z1 z2 y64 y0 y1 y2 1 1 w w ・・・・

RAND/⾚外線温度センサーによるジャンケン⼿形認識デモ

RANDデモ② 赤外線温度センサーを用いた手形認識デモ

■ パナソニック社内センサー関連事業部と連携で技術実証開始。赤外線センシングとAI推論の

組み合わせで、家電の高機能化やセンシングソリューション事業へ展開

入力出力

AI推論結果

FPGAボード

ReRAM AIデバイス

Software + AI

Edge

Localization

Personalization

GPU

PC (+Cloud)

Cloud

Generalization

Decision

Support

Intelligent sensor

E-Commerce

Fintech

Translation

ADAS

Shopping

log

Security

monitor

Face recognition

Call center

Document

Analysis

Smart House

Smart Appliance

Smart Fab

Hardware + AI

■ RANDは個人情報を複数のセンサー情報から取得して判断するエッジでの学習に好適

■ デバイスと人のユーザーインターフェースを知能化し、個人に合う最適な環境・暮らしを提供

ReRAM AIデバイス

(29)

57 最後に

最後に

ReRAM

ストレージメモリ

ReRAM(RAND)

AIプロセッサー

ゲーム

PC タブレット

住宅

⼯場

エッジ端末が急増

セキュリティ強化

スマホ

センサー

⾞

個⼈情報

漏洩防⽌

リアルタイム

フィードバック

クラウド処理

負担軽減

エッジ(端末)側にて低消費・⾼セキュリティで⾼速処理

『IoT拡⼤・⼈⼯知能チップ化』

◆ 無限のビジネスの可能性がある中で、デバイスを活かすキラーアプリ事業を

創出していくことが必要

＜求められる人材スキル＞

交渉/折衝スキル

社外との技術連携

技術スキル

上位レイヤ/商品応⽤が分かる

ビジネススキル

ビジネス構想・顧客価値

(30)

1

パナソニック セミコンダクターソリューションズ株式会社

河野 和幸

2019.1.9

ReRAM基本技術とそのAI応用

NEDO IoT推進のための横断技術開発プロジェクト

第４回人材育成スクール

発表概要

◆ ReRAMとは

◆ ReRAMデバイス技術

◆ ReRAMプロセス技術

◆ ReRAM回路設計技術とマイコンへの応用

◆ 新しいReRAM応用

（アナログReRAMを用いたAIデバイス)

3

ReRAMとは

・ 定義

・ 研究の歴史

・ 当社ReRAM技術概要

・ 当社ReRAM開発ロードマップ

ReRAMとは

ReRAMとは

ReRAM(Resistive Random Access Memory)

■ パルス電圧を加えるだけで抵抗変化可能な材料を記憶素子に用いた新型メモリ

■ 高速抵抗変化(nsオーダー)、低電圧書換え(3V以下)、大きな抵抗変化幅(1桁以上)が特長

低消費電力用混載メモリや、ポストNANDフラッシュとして期待されている

＜50ns

TaOx

TaOx

e

O

Ta

O

TaO

2

2







O

2-e

-＋

HR化（酸化反応）

Ta

O

電子の授受

酸化

e

O

2-HR

LR

TaO

O

2-還元

e

ReRAMとは







O

2

e

2

TaO

O

Ta

O

2-e

＋

LR化（還元反応）

5

■ PCMO薄膜による電界誘起抵抗変化現象が1997年に発見される

■ PCMO薄膜を用いた不揮発性メモリRRAMがIEDM2002でシャープ/ヒューストン大から発表

■ その後、遷移金属酸化物を用いたReRAMの研究開発が盛んに行われる

１９９７

・・・・・・・

２００２

２００３

２００４

アトムテクノロジー研究体

パナソニックセミコンダクターソリューションズ株式会社

河野和幸

・定義

・研究の歴史

・当社ReRAM技術概要

・当社ReRAM開発ロードマップ

_TaOx

_＋

・データ保持特性(リテンション)

・エンデュランス特性