• 検索結果がありません。

電子回路シミュレータSPICE(7/20用授業資料)

N/A
N/A
Protected

Academic year: 2021

シェア "電子回路シミュレータSPICE(7/20用授業資料)"

Copied!
16
0
0

読み込み中.... (全文を見る)

全文

(1)

電子回路シミュレータSPIC

情報工学科

天野英晴

(2)

演習のために

ITC にリモートログインして Linux マシンを使います。 • Linux アカウントを下記のページからアクティベイトしてくだ さい(時間が掛かるので来週やるのでは間に合わない) – https://id-info.itc.keio.ac.jp • 下記のページを見てリモートログインを試してください – https://www.st.itc.keio.ac.jp/ja/com_remote_st.html – コマンドプロンプトをオープン ssh [email protected] マシンは割り当て表を参照 https://keio.box.com/s/ciaftew9tts mndy6179pkoydxcy2newa パスワードを打ち込む – 今回は Xwindow は使いません。 Windows ならばコマンドプ ロンプトから ssh でログイン可能です。

(3)

電子回路シミュレータ

論理シミュレーション

– LとHのみを扱う – 遅延、電力は見積もり可能 – 大規模回路の設計検証 – Verilog HDL→計算機構成同演習

電子回路シミュレーション

– アナログ的な電圧、電流の変化をシミュレーション – アナログ / ディジタル両方に使える – 遅延、電力を精密にシミュレーション可能 – 実行時間が大きいため、大規模な回路のシミュレー ションは困難

(4)

SPICE

1980

年代にUCB(カリフォルニア大学 Berkel

ey

校)で開発された

改良が続けられて世界中で利用されている

様々な版がある

– 半導体のセル設計等: hspice – 高速シミュレーション: hsim – PC 用: PSPICE – 今回はフリーソフトの ngspice を利用 (http://www.ngspice.sourceforge.net)

基本的にはバッチ処理で、入力デッキを作って

シミュレータに掛けて、結果を後に見る

(5)

ngspice

を使ってみる

ITC

にログインする

windows 10

を使っている場合

コマンドプロンプトをオープン

ssh

[email protected]

https://keio.box.com/s/ciaftew9ttsmndy6179pkoydxcy2newa 自分の学籍番号に割り当てられたマシンにログインしてく ださい

演習資料を取ってくる

wget http://www.am.ics.keio.ac.jp/digital/spice20.tar

tar xvf spice20.tar

cd spice

(6)

SPICE

入力デッキ

回路記述、モデル記述、シミュレーション制御

の 3 つに分かれる。

先頭に*を付けるとコメント

フリーフォーマットではない。行を折り返す場

合は次の行の先頭に+を付ける

一行の長さに制限があるものがあるので注意

何といっても昔の考え方なんで、、

今でも多くの SPICE は FORTRAN で書かれている

変数には約束事が多いので注意

(7)

入力デッキの作り方

( cmosinv.cir)

回路図をネットリストで表現

節点に番号を付ける

1 2 A S D G G D S 3 m1 2 1 3 3 pmos1 m2 2 1 0 0 nmos1 c1 2 0 0.005pf モデル名 pmos1, nmos1 のみ利 用のこと 素子名 mX はMOS FET D G S  B(Substrate) の 順 cX はコンデンサ、両端の番 号と値を指定 節点0は GND m1 m2 c1 素子名 番号の並び モデル名

(8)

電源、入力の指定

vcc 3 0 5v vin 1 0 pulse(0 5 1ns 1ns 1ns 15ns 30ns) vX は電圧源 pulse(V1 V2 TD Tr Tf PW Period) V1 V2 TD Tr PW Tf Period

(9)

FAQ

A B Y ①  ここは点に見えないって? いいや、ここは点だ! 1 3 va vb ②   2 入力あれば別々に入れる va 1 0 pulse (….) vb 3 0 pulse(….)

(10)

モデルとシミュレーション制御

.model nmos1 …. NMOS FET

のモデル

.model pmos1 …..PMOS FET

のモデル

この部分はいじってはダメ!

.tran 0.1ns 40ns

.plot tran v(1) v(2)

end

シミュレーションの刻み幅:大きくしすぎると値が発散 する 小さすぎるとシミュレーション時間がかかる シミュレーションの終了時刻 入力波形に合わせて変更のこと 過渡解析 波形表示用  Batch mode でなけ れば不要

(11)

ngspice

の起動とシミュレー

ション

ngspice cmosinv.cir

ngspice->

run

ngspice->

plot v(1) v(2)

左クリックで、座標が 表示される 右クリック→ドラッグで 拡大画面が表示される 他の機能は help で表示 される 抜ける時は quit 今年は Xwindows 環境がちゃ んと動かないと苦しい →Batch mode で動かす

(12)

batch mode

での起動

ngspice –b cmosinv.cir

> cmosinv.log

or

ngspice < cmosinv.cir

> cmosinv.log

キャラクタで結果が表

示される

(13)

DTL

のシミュレーション

1 2 3 4 5 r1 r2 d1 d2 d3 q1 q1 5 4 0 mod1 d1 2 1 diode d2 2 3 diode d3 3 4 diode r1 6 2 1k r2 6 5 1k qX は BJT C B E の順 dX はダイオード A K の順 r X は抵抗

(14)

1 入力の TTL

4K 1K

1K

(15)

演習

CMOS の NAND 回路を構成し、シミュレーションして 伝搬遅延時間( tpHL, tpLH) のおおよそを測定せよ。負 荷容量は例題の NOT 回路と同様とせよ – 2 つの入力を時間的にずらして入れることに注意! • 前頁の TTL の NOT 回路( 1 入力の NAND) を構成し、 シミュレーションせよ。 CMOS の NAND 同様、伝搬遅 延時間( tpHL, tpLH) のおおよそを測定せよ。 – 伝搬遅延時間については「規格表」の回を参照のこと • 提出期限: 7 月 27 日、測定値と簡単な考察を書きなさ い。テキストデータの形式は問わないが、一般的に読め ること。 • 提出先: keio.jp

(16)

参考:伝搬遅延時間

½   VIH VIH VOH ½  ( VOH - VOL) tpHL tpLH スレッショルドレベル = 1/2   Vdd とすると 入力がスレッショルドレベルを よぎってから 出力がスレッショルドレベルを よぎるまで つまりはディジタル的な 信号が伝わる時間を示す 変化は出力で見る!

参照

関連したドキュメント

商標または製品の権利を主張する事業体を表すためにその他の商標および社名が使用され

局部腐食をともなう 局部腐食をともなう形鋼部材 をともなう形鋼部材の 形鋼部材の簡易な 簡易な圧縮耐荷力評価法

19 荒 木 34 3 左望 上縁二突起形成 爾側氣管枝周防浸潤 20 山 元 30 ♂ 右v 扇孚開状 爾側上葉浸潤 21 津 川 20 ♀ 左V 扇孚開状

ア詩が好きだから。イ表現のよさが 授業によってわかってくるから。ウ授

 米国では、審査経過が内在的証拠としてクレーム解釈の原則的参酌資料と される。このようにして利用される資料がその後均等論の検討段階で再度利 5  Festo Corp v.

ホーム &gt; マニュアル &gt; ユーザーマニュアル &gt; 事前知識&gt; 「サイボウズ デヂエ」の画面構成..

4)線大地間 TNR が機器ケースにアースされている場合は、A に漏電遮断器を使用するか又は、C に TNR

ホーム &gt; 政策について &gt; 分野別の政策一覧 &gt; 健康・医療 &gt; 食品 &gt; 輸入食品監視業務 &gt;