untitled

high-k/ In

_0.53

Ga

_0.47

As MOS キャパシタの

容量-電圧特性の解析

Defect Analysis of high-k/In

_0.53

G

_a0.47

As MOS

Capacitor using capacitance – voltage method

Tokyo Institute of Technology

2011年度秋期応用物理学会学術講演

東工大フロンティア研1_{, 東工大院総理工}2

○_鈴木佑哉1_{, 細井隆司}1_{, Darius Zade}1_{,, 角嶋邦之}2_{, Parhat Ahmet}1_,

研究背景

~InGaAsとhigh-k絶縁膜~

La2O3 La-silicate W 500 o_{C, 30 min} 1 nm k=8~14 k=23 Si HfO₂ SiO_xlayer (0.5~0.7nm) Si Higher-k in Direct Contact Si SiO₂ (~1.2nm) Present stage Continous

Scaling for Future Electronics

EOT:Equivalent oxide thickness

III-V sub. Higher-k in Direct Contact EOT~1.2nm EOT~0.9nm EOT~0.5nm EOT~0.5nm Green Nanoelectronics

excess leakage current

Si In_0.53Ga_0.47As 電子移動度(cm2_/Vs) 600 10000 バンドギャップ(eV) 1.12 0.74 MOSデバイスのスケーリング Siと比較し高い電子移動度を 有するIn_0.53Ga_0.47Asに注目 high-k材料 Si-MOSにおいて良好な絶縁膜特性 を得られているhigh-k材料に着目 HfO2 La2O3

In

_0.53

Ga

_0.47

As上で良好な界面

特性を実現できる絶縁膜の研究

2

本研究の目的

C-V特性とコンダクタンス法を用いて

電気特性から周波数分散の原因を検討

In_0.53Ga_0.47As-MOSキャパシタ 欠陥モデル

InGaAs基板の欠陥が影響して

いるのではないか？

~High-k/Si と SiO

₂

/Siの欠陥の分類~

G p /ω (F/c m 2 ) Frequency (Hz) SiO₂/Si La-Silicate/Si SiO₂では 測定されな かったピーク i 10 102 ₁₀3 ₁₀4 ₁₀5 ₁₀6 ₁₀70 1 2 3 4 5 0 1 2 3 ×10-6 ×10-9 peak in low frequency E-E_i=0.12 eV

τ

_it

τ

_ot -0.2 0 0.2 0.4 10-7 10-6 10-5 10-4 10-3 10-8 10-2 × × × × × × E_V E_f E_c Oxide Si interface states (D_it) oxide bulk trap (D_ot) E-E_i (eV) T im e Cons ta nt (s ) 104_~105_{Hz付近のピーク} 100Hz付近のピーク

異なるピークを持つOxide traps と interface trapsに分類できる

Si(100)のダングリングボンドに起因 絶縁膜中の欠陥に起因 4 Ref, 久保田他, 2011年春季応用物理学 会 max 2.5 p it G D q ω ⎛ ⎞ ≈ _{⎜ ⎟} ⎝ ⎠ 2 2 2_{( )}2 p _{m ox} m ox m G _{G C} G C C ω ω = +ω − : 界面準位密度

コンダクタンス法

評価方法

C-V測定 コンダクタンス法によるD_it測定

フェルミ準位変化の依存性を検討

① 室温でC-V測定を行い周波数分散を確認

② 室温でコンダクタンス法を用い界面準位密度(D

_it

)を導出

③ 測定温度を変化させフェルミ準位を変化させる

蓄積領域の周波数分散の原因を検討

蓄積状態でのバンド図

W/HfO₂/n- In_0.53Ga_0.47As MOS CAPのバンド図の例

作製プロセス

~In

_0.53

Ga

_0.47

As MOSキャパシタ~

n- or p-In_0.53Ga_0.47As/InP 基板 HF処理による基板洗浄 (NH₄)₂Sによる表面処理

電子線蒸着法(electron beam deposition)

を用いHfO₂ 10nmの堆積

In-situ

RFスパッタ法を用いW電極を堆積

Reactive ion etching(RIE)によるゲートパターニング

裏面にAl電極形成

F.G( N₂:H₂ = 97%:3% )雰囲気中で370o_{C 5min アニール}

6

測定

HfO

₂

/In

_0.53

Ga

_0.47

As C-V特性

0 0.5 1 1.5 2 -2 -1.5 -1 -0.5 0 0.5 1 0 0.5 1 1.5 2 -1.5 -1 -0.5 0 0.5 1 1.5 -2 -1 0 1

Gate Voltage (V) _{Gate Voltage (V)}

C ap aci ta nc e ( µ F /cm 2 ) 10-9 10-7 10-5 10-3 10-1 Gate Voltage (V) J ( A /c m 2 ) 25 µm×25 µm 25 µm×25 µm 1 kHz~1 MHz 1 kHz~1 MHz PMA in F.G. (a) PMA in F.G. (b) n-type p-type

W

HfO₂ (10nm) In_0.53Ga_0.47As n- type p- type W/HfO₂/n- or p- In_0.53Ga_0.47As C-V特性 蓄積領域での周波数分散が確認できた p型のほうがn型より周波数分散が大きかった

High-k/ n- In

_0.53

Ga

_0.47

As Conductance

102 ₁₀3 ₁₀4 ₁₀5 ₁₀6 Frequency (Hz) 103 ₁₀4 ₁₀5 ₁₀6 Frequency (Hz) 0 2 3 ×10-7 ×10-5 1 2 1.5 1 0.5 2.5 300 K 300 K G p /ω (F/cm 2 ) 25 µm×25 µm 25 µm×25 µm 1.1 V ~ 1.5 V -0.7 V ~ -0.3 V -0.7 V -0.3 V (a) (b) 蓄積領域のピーク 空乏領域のピーク 界面準位密度に起因 フェルミレベルはバンド端を超えているのでバ ンドギャップ内の界面準位密度の影響ではない 8 InGaAs基板の欠陥が起因しているのではないか 空乏領域 蓄積領域

コンダクタンスの測定温度依存性(n- type)

G p /ω (F/c m 2 ) 77 K 177 K 217 K 400 K 103 ₁₀4 ₁₀5 ₁₀6 Frequency (Hz) (d) (c) (b) (a) 3 2 1 0 1.4 0.7 0 1 0.5 0 0.3 0.2 0.1 ×10-5 1.5V 1.5V 1.45V 1.4V 1.1V 1.1V 1.1V 1.1V W HfO₂ (10nm) In_0.53Ga_0.47As -1.5 0 1.5 Gate voltage (V) 1 2 0 Cap aci ta nc e (µF /cm 2 ) 1 kHz~1 MHz 400 K (e) -1.5 0 1.5 Gate voltage (V) 1 2 0 5 kHz~1 MHz 77 K (f)

HfO₂/n- In_0.53Ga_0.47As MOS CAP

フェルミレベルがE_cに近づく

測定温度低下

コンダクタンスピークが小さく、高周波側へシフト

E_c V_g >0 0.74 eV N_A = 8×1016 E_v E_i 0.37 eV ψ_B = 0.27 eV Ef E_f E_BT : Bulk Trap : Interface trap C_{BT GBT} C_{it Git} C_acc C_ox Equivalent Circuit (ψ_s>0.1 eV)

蓄積状態でのバンド図

W/HfO₂/n- In_0.53Ga_0.47As MOS CAP

低温でE

_f

がE

_BT

を超えた場合捕獲放出量は減少する

まとめ

原因の一つとして

InGaAsのバルクの欠陥に起因するのではないか

蓄積領域にみられる周波数分散

コンダクタンス法による界面準位密度のピークが界面準位

に起因する空乏領域だけではなく蓄積領域にもみられた

InGaAsのバルクトラップを仮定 フェルミ準位の変化がピークに与える影響を検討

謝辞

本研究は科学技術振興機構（JST）の

支援により行われた。

ご静聴ありがとうございました。

TEM断面図

HfO

₂

/InGaAs界面付近に空孔のような欠陥がみられた

HfO₂ In_0.53Ga_0.47As W

HfO

₂

n-In

_0.53

Ga

_0.47

As

100 nm

10 nm

2 nm

W

PMA at

420

o

_C.

W

InGaAs

HfO

₂

InGaAs

HfO

₂

defects

defect

n- , p-type CV characteristics

0 0.5 1 1.5 2 -2 -1.5 -1 -0.5 0 0.5 1 0 0.5 1 1.5 2 -1.5 -1 -0.5 0 0.5 1 1.5 -2 -1 0 1

Gate Voltage (V) _{Gate Voltage (V)}

Cap acitan ce (µF /cm 2 ) 10-9 10-7 10-5 10-3 10-1 Gate Voltage (V) J ( A /c m 2 ) 25 µm×25 µm 25 µm×25 µm 1 kHz~1 MHz 1 kHz~1 MHz PMA in F.G. (a) PMA in F.G. (b) n-type p-type 0 0 0 1 1 -2 -1.5 -1 -0.5 0 0.5 1

Gate Voltage (V) Gate Voltage (V)

Cap aci ta nc e (µF /cm 2 ) 0 0 0 1 1 -1.5 -1 -0.5 0 0.5 1 1.5 0.5 1 0 0.5 1 0 -2 -1 0 1 10-9 10-7 10-5 10-3 10-1 25 µm×25 µm Gate Voltage (V) J (A /c m 2 ) 25 µm×25 µm 1 kHz~1 MHz 1 kHz~1 MHz PMA in F.G. (c) PMA in F.G. (d) n-type p-type

コンダクタンスの測定温度依存性(p- type)

10

2

₁₀

3

₁₀

4

₁₀

5

₁₀

3

₁₀

4

₁₀

5

₁₀

6

10

2

₁₀

3

₁₀

4

₁₀

5

Frequency (Hz)

G

p

/ω

(F/cm

2

)

6

4

2

0

1.2

0.8

0.4

0

×

10

-6

10

6

10

6

Frequency (Hz)

10

Frequency (Hz)

2 ×

10

-6 ×

10

-6

0.9

0.6

0.3

0

-1.8 V -1.6 V -1.4 V -1.2 V -1 V -0.8 V -1 V -0.8 V -0.6 V 0.6 V 0.8 V 0.4 V 0.8 V 0.5 V 0.2 V

(a)

300 K

(b)

(c)

217 K

177 K

p- typeでもフェルミ準位が測定温度低下に伴い価電子帯に 近づくにつれに伴いコンダクタンスピークが高周波側にシフトした 16

補足資料

k-value の比較

•La₂O₃ K_eff ∼15

18

コンダクタンスのピークについて

E_c Vg>0 E_v E_i E_f Ef : Bulk Trap : Interface states × × × × E_BT C_BTG_BT C_it G_it C_acc C_ox HfO₂ n-In_0.53Ga_0.47As 100 nm W PMA in F.G. W InGaAs HfO₂ defects defect B defect C

• defect A : oxide bulk traps

• defect B : interface states

• defect C : substrate bulk traps

defect A defect B defect C -0.7 V 1.2 V 0.E+00 5.E‐07 1.E‐06 2.E‐06 2.E‐06 3.E‐06 3.E‐06 4.E‐06 4.E‐06 5.E‐06 10001000 1000010000 100000100000 10000001000000 Frequency ( Hz ) Gp /ω (µF/cm 2 ) 103 ₁₀4 ₁₀5 ₁₀6 0 1 2 3 4 × 10-7 × 10-5 2 1

時定数

10-7 10-6 10-5 10-4 10-3 T im e C ons ta nt ( s) E-E0.4_v (eV) 0.6 0.2 0.8 0 n-type p-type 77 K 400 K 300K 177K V_g>0 E_f × × × E_c V_g<0 N_D= 1×1017 E_v E_f E_f E_BT : Bulk Trap

: Mid-gap interface traps

(ψ_s>0.1 eV) 300K × × × × × × low temp E_v E_c E_f E_BT low temp p- type n- type フェルミレベルは温度低下に伴い 多数キャリアのバンド端に近づく コンダクタンスピークは高周波側にシフト E_i 蓄積状態

コンダクタンスの測定温度依存性(p- type)

10

2

₁₀

3

₁₀

4

₁₀

5

₁₀

3

₁₀

4

₁₀

5

₁₀

6

10

2

₁₀

3

₁₀

4

₁₀

5

Frequency (Hz)

G

p

/ω

(F/cm

2

)

6

4

2

0

1.2

0.8

0.4

0

×

10

-6

10

6

10

6

Frequency (Hz)

10

Frequency (Hz)

2 ×

10

-6 ×

10

-6

0.9

0.6

0.3

0

-1.8 V -1.6 V -1.4 V -1.2 V -1 V -0.8 V -1 V -0.8 V -0.6 V 0.6 V 0.8 V 0.4 V 0.8 V 0.5 V 0.2 V

(a)

300 K

(b)

(c)

217 K

177 K

p- typeでもフェルミ準位が測定温度低下に伴い価電子帯に近づ くにつれに伴いコンダクタンスピークが高周波側にシフトした 20

時定数の求め方

15 3/ 2 3/ 2 3 0 ~ 4.82 10 .( / ) ( ) Nc = × m_Γ m T cm− 15 3/ 2 3/ 2 3 0 ~ 4.82 10 .( _h / ) ( ) Nv = × m m T cm− 1/ 2

( . ) exp(

/(2

))

i c v g B

n

=

N N

−

E

k T

:2.1×1017 :5.5×1018 :~2.0×1012

exp(

/

)

e t

E kT

τ

=

τ

∆

1 t t

N

τ

−

₌

συ

σ

t

υ

:capture cross section:10‐16_cm2 :thermal velocity: e:5.5×105 h:2.0×105 Trapped charge response time Charge carrier trapping time constant:

~High-k絶縁膜の課題~

0

1

2

-1.5 -1 -0.5 0

0.5

1

1.5

W La₂O₃ (15nm) Ge 50 µm×50 µm 1 kHz 100 kHz

Cap

acitan

ce (µF

/cm

2

)

Frequency Dispersion < 1% peak D_it: PMA in N₂ 5.4×1013cm-2eV-1

La

₂

O

₃

/Ge MOSキャパシタのC-V 図

Gate voltage (V) 22

まとめ

Oxide (bulk or border) Interface states Semiconductor bulk Hump hysteresis Strech-out Accumulation frequency dispersion 0.E+00 5.E‐07 1.E‐06 2.E‐06 2.E‐06 3.E‐06 3.E‐06 4.E‐06 4.E‐06 5.E‐06 10001000 1000010000 100000100000 1000010000

Frequency ( Hz ) Gate Voltage ( V ) 103 ₁₀4 ₁₀5 ₁₀6 _{-1.5 0 -1.5} 4 3 2 1 ×10-7 ×10-5 2 1 0 Gp /ω (F /c m 2 ) Capaci ta nce ( µ F/ cm 2 ) 0 HfO₂/InGaAs 2 1 0.5 1 kHz 500 kHz C_{BT GBT} C_{it Git} C_acc C_ox C_{ot Got} C_{it Git} C_dep C_ox

24

コンダクタンス法

max 2.5 p it G D q ω ⎛ ⎞ ≈ _{⎜ ⎟} ⎝ ⎠ 2 2 2_{( )}2 p _{m ox} m ox m G _{G C} G C C ω ω = +ω − キャリアの捕獲・放出時定数や捕獲断面積を 求められ、キャパシタで評価可能だが、 空乏領域以外の解析が複雑

コンダクタンス法

D_it : 界面準位密度

界面準位密度(D

_it

)の評価方法

26

特徴

Quasi-static

法

ミッドギャップ付近のD

_it

を精度よく求められるが、

D

_it

以外の情報が求められない

コンダクタンス

法

キャリアの捕獲・放出時定数や捕獲断面積を

求められ、キャパシタで評価可能だが、

空乏領域以外の解析が複雑

ターマン法

高周波数によるC-V測定のみで求められるが、

C-Vにコブが現れると評価できない

チャージ

ポンピング法

絶縁膜が薄いデバイスでも評価可能であり、

D

_it

の他に捕獲断面積なども求められる

Dieter K. Schroder: “Semiconductor Material and Device Characterization 3rd Edition” (2006).

フェルミ準位がバンドギャップ中の

同じ位置に固定されること

Weak Fermi-level pinning

Mid-Gap Dit

0

2

4

6

8

10

0 0.2 0.4 0.6 0.8

D

it

[eV

-1

cm

-2

]×

10

13 △E [eV]

p-type

n-type

500o_{C,5min (with Si)}

400o_{C,5min (with Si)}

28 In_0.53Ga_0.47As In_0.53Ga_0.47As InP InP 300nm n-type

(1)

(2)

#

1 (p)

2 (n)

InGaAs

300nm

1x10

17

(Zn)

300nm

8x10

16

(Si)

InP

(Buffer)

300nm

1x10

18

(Zn)

300nm

3x10

18

(Si)

Handle

500µm

5x10

18

(Zn)

350µm

5x10

18

(S)

p-type 300nm

ドーパント条件

利用した基板

周波数分散

1.Series Resistance R_s (contact, substrate..) 2 2 2 ( 1) ( ) c m c s c s C C G R

ω

C R = + + device capacitance parallel conductance measured capacitance 周波数分散∝ω-2 _{この関係が見えない}

×

2.高い界面準位 （Fermi Level Pinning)

30 1

( )

it p

C

=

τ

−

1

p p

p

s

τ

υσ

=

1 1 1

[(

)

]

tot it sub ox

C

=

C

+

C

−

+

C

− −

Hole capture time

界面準位容量の計算するために

Carrierの速度 Hole capture cross secion Density of holes

Accumulationの時 p_s は大きいよってcapture time( )は小さくなる

τ

_p

全ての界面準位が周波数に反応できる

it it

C

∝

qD

III-V Sub. Al₂O₃ MG III-V Sub. High-k MG

Al

₂

O

₃

より高い比誘電率を持つ

La

₂

O

₃

に着目

Al

₂

O

₃

・比誘電率が低い

・界面準位10

11

_cm

-2

_/eV程度

誘電率の高いhigh-k膜で界面

特性の良好な材料の探索が必要

InGaAs用のhigh-k絶縁膜

Gate Voltage (V) Capacitance ( μ F/cm 2 ) 0 0.5 1 1.5 2 2.5 3 -2 -1 0 1 2 1kHz 10kHz 100kHz 1MHz La₂O₃/n-InGaAs キャパシタのCV特性

W-FLPとD

_it

を抑制するプロセスが必要

蓄積領域 反転領域

32

InGaAs基板のMOSの課題

Mid-Gap D

_it

測定周波数

による容量分散

Weak

Fermi-level pinning

Ref. Hwang et. al, APL. Lett. 96, 102910 (2010)

問題点・・・周波数分散

蓄積領域 反転領域

蓄積領域 Weak Fermi-level pinning (WFLP)

Ref. Martens et. al, MICROELEC. 84 (2007) 2146-2149

界面準位密度(D

_it

)の評価方法

34

特徴

Quasi-static

法

ミッドギャップ付近のD

_it

を精度よく求められるが、

D

_it

以外の情報が求められない

コンダクタンス

法

キャリアの捕獲・放出時定数や捕獲断面積を

求められ、キャパシタで評価可能だが、

空乏領域以外の解析が複雑

ターマン法

高周波数によるC-V測定のみで求められるが、

C-Vにコブが現れると評価できない

チャージ

ポンピング法

絶縁膜が薄いデバイスでも評価可能であり、

D

_it

の他に捕獲断面積なども求められる

Dieter K. Schroder: “Semiconductor Material and Device Characterization 3rd Edition” (2006).

La

₂

O

₃

を用いたhigh-k/Si直接接合

J. A. Ng et al.: IEICE Electronics Express 3 (2006) 316

La-silicate/Si直接接合により高い移動度 を達成 容易に直接接合達成可能であるLa₂O₃は次世代ゲート絶縁膜として期待 高い誘電率(ε_r=23.4) 広いバンドギャップ(E_g=5.6eV) Silicateを形成することで容易に high-k/Si直接接合を達成可能

La

₂

O

₃

の特徴

・ ・ ・ La-silicate 500 o_{C, 30 min} 1 nm Ｗ

36

0

2

4

6

8

10

0

0.2

0.4

0.6

0.8

1.00E-09 1.00E-06 1.00E-03 1.00E+00 1.00E+03 1.00E+06 1.00E+09 1.00E+12 0 0.2 0.4 0.6 0.8 Electron Hole 10-9 109 106 103 100 10-3 10-6 n-type p-type E_g=0.74eV

Trap energy (eV)

Re spo nse fr eque nc y (Hz ) 1012 E_c E_v 1.00E-09 1.00E-06 1.00E-03 1.00E+00 1.00E+03 1.00E+06 1.00E+09 1.00E+12 0 0.2 0.4 0.6 0.8 Electron Hole 1.00E-09 1.00E-06 1.00E-03 1.00E+00 1.00E+03 1.00E+06 1.00E+09 1.00E+12 0 0.2 0.4 0.6 0.8 Electron Hole 10-9 109 106 103 100 10-3 10-6 n-type p-type E_g=0.74eV

Trap energy (eV)

Re spo nse fr eque nc y (Hz ) 1012 E_c E_v

Interface States

D

it

[eV

-1

cm

-2

]×

10

13 △E [eV]

p-type

n-type

Increasing towards mid-gap

500

o

_{C,5min (with Si)}

400

o

_{C,5min (with Si)}