超高解像度・高速度イメージセンサ用2段縦続型A/D 変換器に関する研究
著者 北村 和也
発行年 2014‑06
出版者 静岡大学
URL http://doi.org/10.14945/00008261
（課程博士・様式７）(Doctoral qualification by coursework,Form 7)
学 位 論 文 要 旨
Abstract of Doctoral Thesis
専 攻： ナノビジョン工学 氏 名： 北村和也
Course： Nanovision Technology Name： Kazuya Kitamura
論文題目：超高解像度・高速度イメージセンサ用 2 段縦続型 A/D 変換器に関する研究 Title of Thesis：Column Parallel Two-Stage Cascaded Analog-to-Digital Converters for Ultrahigh-Resolution, High-Speed Image Sensors
論文要旨：
Abstract：
高速動作やノイズに対する有効性から、現在多くのイメージセンサに列並列A/D 変換器 が用いられている。列並列A/D 変換器の種類としては、これまで、シングルスロープ型、
逐次比較型、サイクリック型、デルタシグマ型などが用いられており、一長一短の特性を 持ちながらそれぞれで発展してきた。しかし、映像フォーマットの超高解像度化、高速度 化が進み、イメージセンサの速度性能への要求が高まるにつれ、従来型の列並列A/D変換 器では、その性能に限界が生じはじめている。
この問題を解決するために、A/D 変換器を空間的、もしくは時間的に 2 分割して、性能 を改善する研究が行われている。例えば、シングルスロープ型 A/D変換器であれば、上位 ビットを粗く変換した後に、下位ビットを細かく変換する 2 段変換方式で変換時間の短縮 が図られている。しかしながら、これまでの方式では、「2つのA/D変換器に同一の高い精 度が求められる」、「パイプライン動作が難しい」などの課題があり、2分割することのメリ ットを十分に生かせていなかった。
本論文は、次世代の超高解像度、高速度の映像フォーマットの実現に向けた、初段サイ クリック型の列並列2段縦続型A/D変換器とこれを用いたイメージセンサ及び撮像装置に ついて、そのアーキテクチャの提案、試作及び実証実験を行った結果をまとめたものであ る。
サイクリック型A/D変換器は、１サイクルの動作で１ビットのA/D変換を行うことから 高速動作が可能であり、かつ、１サイクル毎に変換されるアナログ信号が 2 倍に増倍され るという他のA/D変換器にはない特徴を持つ。このため、サイクリック型A/D変換器を2 段縦続A/D変換器の１段目に用いることで、2段目のA/D変換器への出力信号を増倍する ことができ、2段目の設計精度要求を大幅に緩和できるという利点を持つ。さらにパイプラ イン動作が可能であることから変換速度の大幅な向上が可能となる。
本論文の 2 章では、まず、超高解像度・高速度の映像フォーマットの一つとしてあげら れるスーパーハイビジョンの映像フォーマットとこれに必要な、列並列 A/D変換器の要求 性能を明らかにする。次に列並列A/D変換器を設計する上で重要となる、CMOSイメージ センサの構成やノイズ源について説明する。そして、2 段縦続 A/D 変換器の候補となりう る各種列並列A/D 変換器について、動作速度、消費電力、ノイズ、面積の観点からその特 性について述べる。
第3章では、サイクリック型A/D変換器を2段縦続とした2段サイクリック型A/D変換 器とこれを用いた3,300 万画素、120fpsのイメージセンサについて述べる。2つのサイク リック型A/D 変換器のパイプライン動作により、変換速度の高速度化が可能であること、
また、サイクリック型A/D変換器の増倍機能を利用して、低消費電力化が可能であること を示す。0.18µmのCMOSテクノロジを用いて試作した5.6µmピッチ、12ビットの列並列 A/D変換器は、スーパーハイビジョンの要求変換速度である1.92µsを実現し、かつ従来の サイクリック型A/D変換器に比べ約3分の１の低消費電力特性を示した。2段サイクリッ ク型A/D変換器と多並列高速出力インターフェース回路により、3,300 万画素、120fpsの イメージセンサを2.5Wの低消費電力で実現した。また、このイメージセンサを用いたカラ ー撮像装置を試作し、3,300 万画素、120fps のスーパーハイビジョン映像フォーマットの カラー映像信号の取得に成功した。
第4章では、消費電力の点でサイクリック型に比べ有利な逐次比較型を2段目としたサ イクリック-逐次比較型A/D変換器について述べる。ノイズと消費電力、逐次比較型で課題 となる容量サイズを考慮したシミュレーションモデルを提案し、最適な処理ビット分割数 を求める手法を提案した。また、スケーリング容量型 DAC を逐次比較型A/D 変換器に適 用することにより、面積増加を抑制しながら消費電力を低減できることを明らかにした。
0.18µmのCMOSテクノロジを用いて試作した5.6µmピッチ、12ビットの列並列A/D変 換器は、2段サイクリック型に比べ25%程度低い消費電力特性を示した。
サイクリック型A/D変換器を初段に用いた列並列2段縦続型A/D変換器は、他の列並列 A/D 変換器では困難なパイプラインによる高速動作、初段の増倍機能を利用した 2段目の 設計精度の緩和が可能であり、変換速度と消費電力の両立を実現している。2段サイクリッ ク型A/D変換器とサイクリック-逐次比較型A/D変換器は、今後進展が期待される超高解像 度・高速度イメージセンサの列並列A/D変換器として有効であると考えられる。
