32タップ デジタル・ポテンショメータ(DP)
概 要 DP7114 は、機械式のポテンショメータや、可変抵抗 器の代わりとなるプログラム可能なデジタル式ポテン ショメータです。製品の生産ラインで自動化された調 整は理想的と言えます。DP はそれを可能にし、また定 期的な調整を必要としている機器において操作が難し いか又は、危険な場合や遠隔地にあるアプリケーショ ンに適しています。 DP7114には、2つの端子RHとRL間に32タップの抵抗ア レイがあります。3つの入力端子で制御されるアップダ ウンカウンタとデコーダは、ワイパー抵抗RWに接続さ れたタップを決定します。不揮発性メモリにストアさ れているワイパー設定は電源遮断でも失うことはなく、 電源復帰した時に自動的に読み込まれます。ストアさ れた設定に影響することなしに、ワイパーはシステム の 新 し い 設 定 を テ ス ト す る こ と が 可 能 で す 。 DP7114のワイパー制御は3つの入力端子C S―――、U/D―、――――INC で行います。INC――――入力はU/D―入力のロジック状態で決定 された方向にワイパーをインクリメントします。―――C S入 力はデバイスセレクトに利用され、電源遮断の前にワ イパー位置を保存する時に利用されます。 デジタル・ポテンショメータは電圧分圧器又は2端子 の可変抵抗器として使用できます。DPはパラメータ調 整、及び信号処理を含む多種多様なアプリケーション に可変性とプログラムの可能性を与えます。 特 長 ・32ポジション、直線カーブ、ポテンショメータ ・不揮発性メモリワイパー保存 ・低消費電力CMOSテクノロジ ・単電源動作：2.5 V - 6.0 V ・インクリメント アップ/ダウン シリアルＩ/Ｆ ・全抵抗値：10 kΩ、50 kΩ、100 kΩ ・ SOIC、TSSOP、MSOP、小スペースのTDFNパッケージ ・鉛フリー、ハロゲンフリー/BFRフリー、RoHS対応 アプリケーション ・自動キャリブレーション ・リモートコントロール調整 ピン接続マーキング情報 R = 抵抗値 2 = 10 kΩ 4 = 50 kΩ 5 = 100 kΩ L = アセンブリ工場 4 = 端子メッキ（NiPdAu） B = 製品改訂コード CAT5114V = デバイスコード I = 温度範囲（産業用） Y = 製造年（下 1 桁） M = 製造月 （1-9, A, B, C 又は O, N, D） XXXX = アセンブリロットNo.の下4桁 構成 図1. 回路ブロック図 (概要) 図2. 回路ブロック図 (詳細) 図3. POT部の 電気的等価回路 EF = DP7114VP2I-10-G HF = DP7114VP2I-50-G GW = DP7114VP2I-00-G L = アセンブリ工場 XXX = アセンブリロット No.の下 3 桁 Y = 製造年（下 1 桁） M = 製造月（1-9, A, B, C 又は O, N, D） ABMS = DP7114ZI-10-G ABMT = DP7114ZI-50-G ABTH = DP7114ZI-00-G Y = 製造年（下 1 桁） M = 製造月 （1-9, A, B, C 又は O, N, D） P = 製品改訂コード A4 = R = 2 = 10 k 4 =50 k 5 = 100 k L = 4 = (NiPdAu) Y = 1 M = 1-9, A, B, C O, N, D XXX = No. 3
表1. 端子機能 端子名 機能 INC ―――― インクリメントコントロール入力 U/D― アップダウンコントロール入力 RH ハイエンドポテンショメータ端子 GND グランド RW ワイパー端子 RL ローエンドポテンショメータ端子 C S ――― チップセレクト VCC 電源電圧 各端子の機能 INC ―――― ：インクリメントコントロール入力 このINC――――入力は、立下りエッジでU/D―入力の状態 によって決められた上下の方向にワイパーを動 かします。 U/D―：アップダウンコントロール入力 U/D―入力はワイパーの移動方向を制御します。 U/D―がH状態でC S―――がL状態の時、INC――――のHからL への遷移でワイパーをRHの方へ動かします。U/ D―、―――C SがL状態の時はINC――――のHからLへの遷移で ワイパーをRLの方向へ動かします。 RH：ハイエンドポテンショメータ端子 RHは、ハイエンドポテンショメータ端子です。 この端子はRL端子よりも高電位にする必要はあ りません。ただし、RHの電圧はVCC以上やGND 以下にすることはできません。 RW：ワイパー端子 RWはポテンショメータのワイパー端子です。抵 抗アレイ内での位置はコントロール入力端子 INC ―――― 、U/D―、―――C Sによって制御されます。ただし、 RWの電圧はVCC以上やGND以下にすることはで きません。 RL：ローエンドポテンショメータ端子 RLはローエンドポテンショメータ端子です。こ の端子はRH端子よりも低い電圧に接続する必要 はありません。ただし、RLの電圧はVCC以上や GND以下にすることはできません。RHとRLは電 気的に交換することが可能です。 C S ――― ：チップセレクト チップセレクト入力は DP7114 のコントロール 入力を有効とするために利用され、L 状態で有効 となります。―――C SがH 状態の時は、INC――――とU/D―の 入力はワイパーポジションに影響や変更を与え ることはありません。 動作説明 DP7114は、RH、RLの端子が機械式のポテンシ ョメータの高低の端子に相当し、RW端子はワイ パーに相当するように動作するデジタルのポテ ンショメータです。RHとRLの抵抗器終端を含む 32個のタップがあります。RHとRL端子間には直 列に接続された31個の抵抗アレイがあります。 このワイパー端子は32タップの1つに接続され て、3入力INC――――、U/D―、―――C Sによって制御されます。 この入力はワイパー位置を選択するためにデコ ードする5ビットのアップダウンカウンタを制 御します。選択されたワイパーの位置は――――INC、 C S ――― 入力で不揮発性メモリにストアされます。 C S ――― がL状態の時、DP7114はセレクトされU/D― と――――INC入力に応答します。INC――――のHからLへの遷 移では、ワイパーをインクリメント・ディクリ メントします。このワイパーは機械式のように 振舞い、最後の位置から動きません。カウンタ 値は、――――INC入力がHでC S―――のHへの遷移により、 不揮発性メモリに保管されます。DP7114が電源 遮断時、最後に保存されたカウンタ位置は不揮 発性メモリに保持されます。電源回復時、メモ リ内の内容はリコールされカウンタにその値が 設定されます。 INC ―――― がL状態の時、DP7114は選択されず不揮 発性メモリに現在のワイパーポジションをスト アせずに電源遮断し、これによりシステムが常 に不揮発性メモリにストアされたプリセット値 をリコールします。
表2. 動作モード 図4. ポテンショメータ等価回路 表3. 絶対最大定格 パラメータ 定格 単位 電源電圧 VCC to GND -0.5～+7 V 入力端子 C S ――― to GND -0.5～VCC +0.5 V INC ―――― to GND -0.5～VCC +0.5 V U/D― to GND -0.5～VCC +0.5 V RH to GND -0.5～VCC +0.5 V RL to GND -0.5～VCC +0.5 V RW to GND -0.5～VCC +0.5 V 動作温度 産業用 (‘I’) -40～+85 ℃ ジャンクション温度 +150 ℃ 保存温度 -65～+150 ℃ 端子半田付け (10s max) +300 ℃ 「絶対最大定格」を超えたストレスはデバイスに致命的なダメージを与えます。最大定格はストレスの定格のみで あり、推奨動作条件以上の機能動作を意味していません。絶対最大定格の条件に長時間放置しておくと、デバイス の信頼性に悪影響を与えます。 表4. 信頼性特性
記号 パラメータ 条件 Min Typ Max 単位
VZAP (注記1) ESD耐量 MIL-STD-883, Test Method 3015 2000 V
ILTH (注記1, 2) ラッチアップ JEDEC Standard 17 100 mA
TDR データ保持 MIL-STD-883, Test Method 1008 100 Years
NEND 書き込み可能回数 MIL-STD-883, Test Method 1003 1,000,000 Stores
1. このパラメータは初期において確認済みですが、設計及びプロセスにより変更なる場合があります。 2. ラッチアップ保護回路は、アドレスとデータピンに-1 VからVCC +1 Vにおいて100 mAまで動作します。 INC ―――― C S ――― U/D― 動作
High to Low Low High Wiper toward RH
High to Low Low Low Wiper toward RL
High Low to High X Store Wiper Position Low Low to High X No Store, Return to Standby
表5. DC電気特性 (VCC = +2.5 V～+6 V)
電源電圧
記号 パラメータ 条件 Min Typ Max 単位
VCC 電源電圧 2.5 - 6.0 V VCC = 6 V, f = 1 MHz, IW = 0 - - 100 μA ICC1 動作電流 VCC = 6 V, f = 250 kHz, IW = 0 - - 50 μA Programming, VCC = 6 V - - 1000 μA ICC2 書込電流 VCC = 3 V - - 500 μA ISB1 (注記 4) スタンバイ電流 ―――C S = VCC – 0.3 V U/D―, INC―――― = VCC – 0.3 V or GND - - 1 μA ロジック入力
記号 パラメータ 条件 Min Typ Max 単位
IIH 入力リーク電流 (H 入力) VIN = VCC - - 10 μA IIL 入力リーク電流 (L 入力) VIN = 0 V - - -10 μA VIH2 H レベル入力 (CMOS) VCC x 0.7 - VCC + 0.3 V VIL2 L レベル入力 (CMOS) 2.5 V ≤ VCC ≤ 6 V -0.3 - VCC x 0.2 V ポテンショメータ特性
記号 パラメータ 条件 Min Typ Max 単位
-10 Device 10 -50 Device 50 RPOT 抵抗値 -00 Device 100 kΩ RTOL 公称抵抗値許容差 ±20 % VRH RH端子電圧 0 VCC V VRL RL端子電圧 0 VCC V RES 分解能 3.2 % INL 積分非直線性誤差 LSB DNL 微分非直線性誤差 0.25 0.5 LSB VCC = 5 V, IW = 1 mA 70 200 Ω RWI ワイパー抵抗 VCC = 2.5 V, IW = 1 mA 150 400 Ω IW ワイパー電流 -4.4 4.4 mA TCRPOT 抵抗温度係数 300 ppm/℃ TCRATIO 電圧分圧回路温度係数 20 ppm/℃ VN ノイズ 100 kHz / 1 kHz 8/24 nV/√Hz CH /CL /CW 端子間容量 8/8/25 pF fC カットオフ周波数 Passive Attenuator, 10 kΩ 1.7 MHz 3. このパラメータは初期において確認済みですが、設計及びプロセスにより変更なる場合があります。 4. ラッチアップ保護回路は、アドレスとデータピンに-1 VからVCC +1 Vにおいて100 mAまで動作します。 5. IW = ソース又は、シンク電流 6. この数値は参考値です。
表6. ACテスト条件 VCC電圧範囲 2.5 V ≤ VCC ≤ 6 V 入力パルスレベル 0.2 VCC to 0.7 VCC 入力立上り、立下り時間 10 ns 入力基準レベル 0.5 VCC 表7. AC動作特性 (VCC = +2.5 V～+6.0 V, VH = VCC, VL = 0 V) 記号 パラメータ Min Typ (注記 7) Max 単位 tCI ―――C S to INC―――― Setup 100 - - ns
tDI U/D― to INC―――― Setup 50 - - ns
tID U/D― to INC―――― Hold 100 - - ns
tIL INC―――― LOW Period 250 - - ns
tIH INC―――― HIGH Period 250 - - ns
tIC INC―――― Inactive to C S――― Inactive 1 - - μs
tCPH ―――C S Deselect Time (NO STORE) 100 - - ns
tCPH ―――C S Deselect Time (STORE) 10 - - ms
tIW INC―――― to VOUT Change - 1 5 μs
tCYC INC―――― Cycle Time 1 - - μs
tR, tF (注記 8) INC―――― Input Rise and Fall Time - - 500 μs
tPU, (注記 8) Power-up to Wiper Stable - - 1 ms
tWR Store Cycle - 5 10 ms 7. これは、温度25 ℃、上記規定の電源電圧における値です。 8. この値は、参考値です。 図5. ACタイミング 9. A.C.タイミング図のMIは、ワイパーポジションの変化によるワイパー出力での最小変化単位を表しています。 (注記 9)
応用例
(a) 抵抗分圧器 (b) 可変抵抗 (c) 2端子
図6. ポテンショメータ構成
図11. プログラマブルバンドパスフィルタ
パッケージ寸法
SOIC 8, 150 mils
注記：
(1) すべての寸法は、mm で表します。角度は度で示します。 (2) JEDEC MS-012 に準拠。
パッケージ寸法
TSSOP 8, 4.4x3
注記：
(1) すべての寸法は、mm で表します。角度は度で示します。 (2) JEDEC MO-153 に準拠。
パッケージ寸法
パッケージ寸法
TDFN 8, 2x3
注記：
(1) すべての寸法は、mm で表します。 (2) JEDEC MO-229 に準拠。
表 8. 製品オーダー情報
Orderable Part Number Resistance (kΩ) Package-Pins Lead Finish DP7114VI-10-GT3 10
DP7114VI-50-GT3 50
DP7114VI-00-GT3 100 SOIC-8 NiPdAu DP7114VP2I-10-GT3 10 DP7114VP2I-50-GT3 50 DP7114VP2I-00-GT3 100 TDFN-8 2 x 3 mm NiPdAu DP7114YI-10-GT3 10 DP7114YI-50-GT3 50
DP7114YI-00-GT3 100 TSSOP-8 NiPdAu DP7114ZI-10-GT3 10
DP7114ZI-50-GT3 50
DP7114ZI-00-GT3 100 MSOP-8 NiPdAu
10. 入手可能かどうかについては弊社までお問い合わせ下さい。 (注記10)
オーダーインフォメーション (注記 14) 型式 製品番号 サフィックス DP 7114 V I -10 - G T3 製品番号 テープ&リール T: テープ&リール パッケージ 3: 3,000/リール リードメッキ G: NiPdAu 抵抗値 温度範囲 -10: 10 kΩ I: 産業用(-40℃∼+85℃) -50: 50 kΩ -00: 100 kΩ 11. 全てのパッケージはRoHS対応品です。(鉛フリー、ハロゲンフリー) 12. 標準のリードメッキは NiPdAu です。 13. 入手可能かどうかについては弊社までお問い合わせ下さい。
14. DP7114VI–10-GT3 (SOIC、産業用温度範囲、10 kΩ、NiPdAu、テープ&リール、3,000/リール) を例として表して います。 注意事項 本製品の記載内容は予告なく変更することがあります。 弊社は、特定目的のための製品の適合性の保証は致しません。また、製品や回路の使用から生じるいかなる損害も 負わないものとし、お客様の特別損害、間接損害、付随的損害を含む損害を放棄し、弊社はこれらの責任も負わな いものとします。 弊社のデータシートと仕様書に記載の標準的なパラメータは様々な用途で変化することや、実際の性能は時間の経 過とともに変化する可能性があります。「Typ.値」を含むすべての動作パラメータはお客様のアプリケーションで 十分な検証をお願いします。 弊社は、本資料に関する特許に基づくライセンスやその他の権利を付与しません。 弊社製品は、体内に外科的に埋め込むことを意図したシステムに使用される部品や、生命の維持や支援を意図した (注記13) V: SOIC Y: TSSOP Z: MSOP VP2: TDFN (注記 13)
