• 検索結果がありません。

SiC MOSFET: ゲートドライブの最適化

N/A
N/A
Protected

Academic year: 2022

シェア "SiC MOSFET: ゲートドライブの最適化"

Copied!
24
0
0

読み込み中.... (全文を見る)

全文

(1)

SiC MOSFET:

ゲートドライブの

TND6237JP/D

Rev. 2, May − 2022

(2)

SiC MOSFET

ゲートドライブの

スイッチング源アプリケーションの

、従来のシリコンMOSFETやIGBTに比べて、SiC

MOSFETはきな点をもたらします。数百kHzの

波数でし、1,000 Vをるの源レー ルでスイッチングを行する能 は強 で、シリコ ンベースでの最性能を持つスーパージャンクショ ンMOSFETさえもります。IGBTは'般的に(用 されていますが、「テール流」や+ターンオフの ため、+い波数に/されます。その結果、

+・波のはシリコンMOSFETが有 であるのに1して、IGBTはより、流、

+波アプリケーションに しています。SiC

MOSFETは、、波、スイッチング性能の

点を最良の組みわせで現します。この素3は 4御の界5果デバイスであり、IGBTと8等の でスイッチングでき、またがかなり +いシリコンMOSFETよりいスイッチング波数 でします。

SiC MOSFETには、ゲートドライブにする>有 の要?があります。'般的に、最@のオン抵抗を 現するために、オン状態が続くは20 VのVDDゲー トドライブが必要です。1応するシリコン素3に比 べて、トランスコンダクタンスが+く、Bゲート 抵抗がきいほか、ゲートターンオンスレッショル ドは2 V未満になるC能性があります。その結果、

オフ状態Dはゲートをグランドより+いE(Fは -5 V)にプルダウンする必要があります。ゲートドラ イブを理し最 Hすると、成C能なI性 およびJK的なスイッチング性能にきな影があ ります。この料では、SiC MOSFET独自のデバイス特性 に的を絞って明します。SiCのスイッチング性能 を最 Hするために、最 なゲートドライブに Lする要な要?についてもします。

スタートアップ、フォルトN、/F状態のスイッ チングなど、システムレベルのP条?についても 明します。

はじめにSiC(シリコンカーバイド)は、ワイドバンドギャッ

プ(WBG)TUK材料ファミリのひとつで、ディスク

リートパワーTUKの製に(用されます。Table 1 に示すように、従来Yシリコン(Si) MOSFETのバン ドギャップエネルギーは1.12eVであり、それに1し てSiC MOSFETの\は3.26eVです。

SiCとGaN(窒Hガリウム)にしている、より^

いバンドギャップエネルギーは、_3`からaU

`に3を移するため約3bのエネルギーを要す ることを意cするので、材はUKよりも絶縁Kに dた挙を示します。この結果、WBGTUKは、

よりいブレークダウンに耐え、絶縁破e界 強fがシリコンの10bにします。絶縁破e界強 fがいので、特/の/格に1してデバイスの gみを薄くできます。この性は、オン抵抗の+減 と流能 のhを意cします。SiCとGaNはどちら も移fパラメータがシリコンと8程fであり、い ずれの材も波スイッチングアプリケーション に しています。ただし、SiCの最の特徴となる パラメータは、熱aU性がシリコンやGaNの3bj にしていることです。熱aU性がきいと消 に1する温f昇が@さくなります。kのSiC MOSFETの最N温f範lは、150°C < TJ <

200°Cです。'方、成C能なSiCの接温fは最 600°Cですが、ほとんどのはボンディングお よびパッケージング技術によってこれjoに4さ れます。この結果、、、流、温の スイッチング源アプリケーションにとって、SiC はpれたWBGTUK材料となっています。

Table 1. SEMICONDUCTOR MATERIAL PROPERTIES

Properties Si 4H−SiC GaN

Bandgap Energy

(eV) 1.12 3.26 3.50

Electron Mobility

(cm2/Vs) 1400 900 1250

Hole Mobility

(cm2/Vs) 600 100 200

Breakdown Field

(MV/cm) 0.3 3.0 3.0

Thermal Conductivity

(W/cm°C)

1.5 4.9 1.3

Maximum Junction

Temperature (°C) 150 600 400

SiC MOSFETは'般に、650 V < BVDSS< 1.7 kVの 範lの製qがr手C能であり、Tは1. 2kVjに Dしています。650 Vjoの範lでは、従来Yシリ コンMOSFETとGaNがSiCをります。ただし、よ りの+いSiC MOSFETを検 する1つの理由とし て、pれた熱特性を活用することが考えられます。

SiC MOSFETの的スイッチング挙は、標準的 なシリコンMOSFETにきわめて!dしていますが、

考慮すべきデバイス特性による、SiC MOSFET>有 のゲートドライブ要?がいくつか"されます。

SiC MOSFETトランスコンダクタンス

スイッチング源で(用するシリコンMOSFET は、2つのモードつまり#tのうち'方で C能なりにスイッチングできます。カットオ フ#tは、ゲート−ソースVGSがゲートスレッ ショルドVTH未満で、TUKがブロッキング 状態にある#tと/義されています。カットオフ期 は、ドレイン−ソース抵抗RDSがハイインピーダン

(3)

スで、ドレイン流ID = 0Aになります。$z#tに {Hするのは、MOSFETがフルエンハンス状態であ るVGS >> VTHになり、RDS(on)は最@\またはその|

%で、IDが最\にしてTUKがU状態にな っているときです。Figure 1の&い線で強'してい るように、リニア(オーム)#tと$z#tの(移 は)Fに急~であり、その€は明確です。したが って、VGS > VTHになるとすぐに、比*的+い\の RDSを経由してドレイン流が流れるようになりま す。トランスコンダクタンスgmは、ゲート{H に1するドレイン流{Hの比率で、MOSFETのr に1する のゲインを/義しています。また、

特/のVGSに1応するI−V 特性の‚+でもありま す。

gm+ DId

DVGS (eq. 1)

Figure 1. SiC MOSFET Output Characteristics Si MOSFET

3.75 8.75

A

シリコンMOSFETのI−V曲線に見られる‚+は線形

#tでは急~(DIDがきい)であり、$z#tでの ではほぼƒ„です。そのため、VGS > VTHのとき はFに、)Fにいゲイン(gm)になります。特/

のVGSに1応するIDがƒ„であるということは、

シリコンMOSFETは$z#tでしているとき

は、理想的でない流源によくdた挙を示しま す。,に、Figure 1に示す 特性曲線からは、SiC

MOSFETが線形モードと$zモードで急

~な(移を示さないことが…かります。†、/義 C能な「$z#t」は‡ˆせず、この-点からSiC

MOSFETは理想的ではない流源ではなく、C{抵

抗によくdた挙を示すことが…かります。SiC MOSFETのI−V 特性は、DVGSが@さい、 きなDIDを示していないことが…かります。した がって、SiC MOSFETはゲインの@さい(+gm)デバ イスと考えられます。

ID+gm (VGS*VTH) (eq. 2)

@さいゲインを補‰し、IDにきな{Hを発生さ せるŠ'の方法は、)FにいVGSを‹Œすること です。これはRDSにきな影をぼします。この 点をさらに検 するために、Figure 1で表.されて いる、AとBの2つのポイントについて考えてみ ましょう。

RDS(A)+8.75 V

20 A +438 mΩ, (VGS+12 V) (eq. 3) RDS(B)+3.75 V

20 A +188 mΩ, (VGS+20 V) (eq. 4)

ID = 20 Aの>/ドレイン流で、VGS = 12 Vの はVDS = 8.75 Vであるのに1し、VGSを20 Vに昇 させると、VDS = 3.75 Vに+oする点を1比していま す。式(3)と(4)の結果を比*すると、VGS = 12 Vの

、抵抗\つまりU損は2.3bにしています。

結果として、SiC MOSFETが最良のを行す るのは、18 V < VGS < 20 Vの範lの最ゲート−ソー スを‹Œするであり、製qによっては、

最VGS = 25 Vというさらにい\が/当するC能

性があります。SiC MOSFETを+いVGSでさせる と、きいRDSが‘で熱ストレスが生じたり、

0’が発生するC能性があります。+いgmにす る1減5果は要です。この特性は、 “なゲート ドライブをするとき、”K的には、オン抵 抗、ゲート荷(ミラープラトー)、2流(DESAT)N をするときに考慮する必要があるいくつかの 要な的特性に直接影をぼします。

オン WBGTUKであるSiC MOSFETには、特/の に1して•E3積あたりのオン抵抗が@さいという 特性があります。MOSFETのオン抵抗は、複数のB 要‘であるVGSに–‡する抵抗成…によって構成 されます。最も4著なのは、チャネル抵抗(RCH)、 JFET抵抗(RJ)、ドリフト#t抵抗(RDRIFT)です。RCH は5の温fL数(NTC)を持ち、VGSが+いにRDS

に支+的な影をぼします。,に、RJとRDRIFTは 正の温fL数(PTC)を持ち、VGSがいレベルの に支+的な影をぼします。VGS > 18 Vの、

オン抵抗には明確なPTC特性があります。ただし、

VGSが+い、オン抵抗と接温f特性は、

Figure 2示すように放物線形状になります。特

に、VGS = 14Vの、RCHが支+的であり、RDSは NTC特性を持つ、つまり温fが昇すると抵抗\が +oするように見えます。このSiC MOSFET>有の 特徴は、+いgmが直接の‘になっています。シリ コンMOSFETの、VGS> VTHの状況では、RDSは FにPTC特性を持ちます。

(4)

Figure 2. SiC MOSFET On−Resistance vs. Junction Temperature

PTCのきな‘となるのは、ほとんどの流 アプリケーションで見られるように、2—jの MOSFETを˜™接続したの流バランスです。

˜™Dには、'方のMOSFETで接温fが 昇すると、PTCが‘でRDSがきくなりMOSFETを 流れる流が減šします。この結果、MOSFET相›

で自然にバランスがとれるまで、˜™接続され

ているMOSFETがœ…な流を流すことになりま

す。VGSが@さい(5のNTC)状況で2—jのSiC MOSFETが˜™接続されている、破滅的な結果 になります。したがって、複数のSiC MOSFETの˜

™が推されるのは、VGSがž…にくI性 のいNTCを現できるとき(F、VGS> 18 V) のみです。

ゲート SiC MOSFETのダイはシリコンMOSFETのダイに 比べてはるかに@さく、Bゲート抵抗がきくな るŸhがあるため、Bゲート抵抗RGIはダイサイ ズおよび特/のブレークダウンに1して¢比£

します。SiC MOSFET@Yダイの本当の点は、r

¤6CISSが@さくなることであり、これによって 必要なゲート荷QGが@さくなります。Table 2は、

2社の製業者によるSiC MOSFET (SiC_1とSiC_2)お よび900 Vと650 Vの2つのクラス最のスーパージャ ンクションSi MOSFET(Si_1とSi_2)のにおける、い くつかの要なパラメータの比*を示します。

Table 2. SEMICONDUCTOR MATERIAL PROPERTIES

III. SiC_1 SiC_2 Si_1

SJ FET Si_2 SJ FET

BVDSS (V) 1200 1200 900 650

ID (A) 19 22 36 15

RDS (mΩ) 160 160 120 130

QG (nC) 34 62 270 35

QGD (nC) 14 20 115 11

CISS (pF) 525 1200 6800 1670

COSS(pF) 47 45 330 26

VGS (V) −5 to 20 −6 to 22 ±20 ±20

VGS(TH) (V) 2.5 2.8 3 3.5

RGI (Ω) 6.5 13.7 0.9 1

RGIxCISS

(ns) 221 850 243 35

ゲートドライブの-点からは、時/数RGI x CISSの 比*が興c深いものとなっています。Si_2デバイス の時/数は最@の35 nsになっていますが、流/格 と/格も@さな\のMOSFETであることが… かります。比*を目的とした、650 VのSi_2 MOSFETは興c深いデバイスです。1,200 VのSiC_1 サンプルとはパラメータがかなりdていますが、/

格BVDSSの2b|%でCISSが¥に@さくなっていま す。BVDSSの-点では、Si_1のサンプルは、どちら のSiCサンプルとも比*的%い\になります。SiC_1 はQGが@さいので、SiC_1のBゲート抵抗が7bに なってもSi_1とSiC_1の時/数はかなり%い\となっ ています。

Bゲート抵抗は、CISSに流rできるゲートドラ イブ流を4します。性能SiCのゲートドライ ブは、)Fに+い インピーダンスを現す る必要があるため、既にいRGIに7Œするので 流の4要‘になることはありません。これによ り、者は¦ゲート抵抗を§減して、VDS

dV/dtの(移をよりい自由fで4御できます。

ゲートVGSを‹Œすると、特/6の荷が89され、

ゲ ー トはVGS(MIN)(VEE)とVGS(MAX)(VDD)の で、C能なりで{Hするようになります。

MOSFETのB¤6は)線形なので、特/のVGS

(5)

ベルに1してどれほどの荷を89する必要がある かを把握するうえで、VGS1ゲート荷(QG)曲線が 役立ちます。SiC MOSFETの¨表的なゲート荷曲 線をFigure 3に示します。

Figure 3. SiC MOSFET, Gate−Source Voltage vs. Gate Charge

SiC MOSFETの、よりいVGSでミラープラト

ーが発生しており、シリコンMOSFETで期待される ほどƒ„でないというのが興c深い†です。ミラ ープラトーがƒ„でないということは、1応する 荷QGの範lにわたって、VGSが'/ではないことを 示しています。これはSiC MOSFETの+いgmが引き :こしたもう1つの結;です。また、VGS = 0 Vの©

点で、QG = 0 nCが成立していないことも注目に\し

ます。SiC MOSFETのゲートをフル放するには、

VGSをグランド未満(この£では−5 V)までプルダウン する必要があります。ターンオフ期にゲートを5 に“り替える第2の理由は、ワーストケースのVTHが 最@1 Vになるという†に由来します。VTHが1 V

|%のときに、VGSを0 V < VGS < VDDの範lでスイ ッチングすると、スプリアスゲートノイズのために

«期しないターンオンや、VDSのdV/dtが引き:こす ターンオンに1して、マージンを確Nできません。

そ の結 果、 ほ ぼ す べ て のSiC MOSFETが−5 V <

VGS(MIN) < −2 Vの範lにある最@VGSを必要としま すが、製業者によっては最@−10 Vしか</してい ません。

DESAT

DESATNは、IGBTの=に(用するに由来

する2流検機能の1つの形態です。ターンオン 期D、IGBTが$z状態を維持できなくなった()

$z)、フルコレクタ流が流れている状態で、

コレクタ−エミッタが昇を>­します。明ら かに、このは5率に悪影をぼし、最悪の にはIGBTが故0するC能性があります。この理由 として、ベータトレランス、温f5果、短絡流、

25荷のいずれかが‘で、ベース流が®?

することが考えられます。いわゆる“DESAT”機能

は、IGBTのコレクタ−エミッタを監@し、破e を招くC能性のある条?の‡ˆを検することを目 的としています。

SiC MOSFETでも0’メカニズムは¯š異なるも

のの8様の結果を招くC能性があり、最のIDが流 れている状態でVDSが昇するおそれがあります。

この望ましくない状態は、ターンオン期Dに最 VGSが+すぎるか、ゲートドライブのターンオンエ ッジがAすぎるか、短絡または25荷状態が‡ˆす るに生じます。フルIDが流れている状況でRDS がきくなるC能性があり、それによってVDSが«

期しない形で緩やかに昇します。

SiC MOSFETは明確に/義された$z#tBで

しないため、/流源とみなされません。これは

°BとなるC能性があります。…の2流N 1策は、2流状態が発生している、MOSFETが )理想的な/流源としてすることを想/して いるためです。SiC MOSFETで)$z現Cが発生す ると、VDSの¢応は)Fに+になり、そのも§

したオン抵抗をじて最ドレイン流が継続し て流ます。その結果、ドレイン−ソースが¢応 する±に、ドレイン流が(RDSがきい)最/格 パルス流の10〜20bのレベルにするC能性があ ります。波 コンバータの、)$z0’

がDEされる±に、¯数のスイッチングサイクルが 発生するC能性があります。したがって、DESATは 要かつ必FのN機能であり、源4御の'に なっているC能性がある2流N機能にŒえて、

ゲートドライブの'として²り当てる必要が あります。

SiC MOSFETのスイッチング ターンオン

SiC MOSFETのスイッチングプロフィールはSi MOSFETに)Fによくdていますが、³なGいはタ ーンオン期Dの20Vゲートドライブ振¥で、これは ターンオフ期Dにゲートをグランドより+くプル ダウンする必要があることを意cします。ターンオ ン(移があるので、スイッチング損を抑えるため に、SiCのBゲート¤6をHに´できるき いピークソース流が必要になります。1つの推/

として、ターンオン現CJKがDt < 10 nsjBに発生 するものとします。このとき、VGSスイングJKは DVGS = 30 Vで、推/したCISS = CGS + CGD = 1,000 pF です。この結果、必要なピーク流は、式(5)に従っ て、IG(SRC)= 3 Aになります。

IG(SRC)+(CGS)CGD) DVGS

Dt (eq. 5)

SiC MOSFETのターンオン(移は、Figure 5に示す 4つの—€タイミング期によって/義されます。

Figure 5Figure 7に示すタイミングIは、理想的 なクランプJU性スイッチングアプリケーションで 期待される\を表現したもので、スイッチング源 のモードを¨表しています。

(6)

Figure 4. SiC MOSFET Source Current

RHI

G

D

S RGI

CGD

CGS

CDS

VDD

CDD

RGATE

ID

VEE

Figure 5. SiC MOSFET Turn−On Sequence VDD(20 V)

VGS

VGS(MP)(8 V) VTH( V) VEE(3 V)

IG

VDS

ID

t0 t1 t2 t3 t4

t t t t

t0→t1:ゲートドライブは瞬時的にきなピー クゲート流IG(SRC)をµ給する必要があるので、

VGSはVEEからVTHに昇します。この流は³にゲ ートドライバのバルクコンデンサCVDDに蓄積されて いる荷からµ給されます。VGSがVTHをoって いるIDとVDSは影を¶けないため、この期を

「ターンオンA延」と·ぶことがよくあります。ゲー ト流の…はCGSとCGDの´に(用されま

す。Figure 4に示す¸から、µ給¹流がRHI

RGATE、RGIの3つの抵抗を流れることに注意してく ださい。RHIは、ドライバソースの等_B抵抗、

RGATEはトレースインピーダンスの抵抗成…に|Œ

的なダンピング抵抗をŒえた\、RGIはSiC MOSFET のBゲート抵抗です。RHIとRGATEは、数W•Eで

すが、SiC MOSFETのRGIは数žW•Eにすること

があり、Si MOSFETに比べて1桁きくなり

ます。これら3つの抵抗は、SiCのBゲート¤6と 組みわせて時/数RCを形成しているため、ゲート ドライブIºの立ちがりIºが確にになる ように、ž…なピークゲート流をµ給する必要が あります。

t1t2:VGSが引き続きVTHから昇してミラープ ラトーにすると、+いVGSではRDSチャネル抵抗が フルに§することはないので、RJ + RDRIFTをじ てIDが§Œし­めます。IDの\が@さくRDSが抵 抗状態にあるため、SiC>有のボディダイオードは まだブロッキング状態になっていないので、VDSは 自Kの最レベルにとどまります。VGSが+いと RDSが‘で熱暴Lリスクが‡ˆするため、VGS <

13 Vの状態でSiC MOSFETをさせないようにし てください。したがって、ゲートドライブが VTHからVGS > 13 Vにできるだけに(移できる ようにすることが要です。ID2 x RDS的 損

を最@Hするために、VTH < VGS < 13 Vの状態で経 2する時は数nsjBにする必要があります。

t2t3:VGSはミラープラトー|%にあります。SiC

MOSFETの、ミラープラトーは8 V±後で発生

します。この期D、フル5荷流がRDSを流れ、

>有のボディダイオードはもはやブロッキング状態 にはないので、ドレインがMoします。チャネ ル抵抗は減šし続けますが、RDSは–然としてRCHに 支+されています。フル5荷流がMOSFETのドレ インをじて流れますが、VGSが+いこの状態で、

RDSはかなりきい\にとどまります。したがっ て、VGSをこの#tからできるだけに(移させ ることが®C欠です。この(移fはIGによって支 +されるので、どのゲートドライバICデータシート にも.Nされているピーク/格よりも、ミラープラ トー(約1/2 VDD)#tにおけるピークドライブ流能 に心を抱く必要があります。

t3t4:ミラープラトーの終端|%にあるVGS(MP)

の©点で、VDSは、0よりきいID x RDSの\まで+

oします。VGSは約8 V < VGS < 20 Vから(移するの で、チャネル抵抗RCHは減šし続け、この時点で RJ + RDRIFTがRCHより支+的になります。その結果、

VDSがそれに比£して+oします。VGS > 16 Vのとき

は…のSiC MOSFETがフルエンハンス状態にな

りますが、RDSの最@\を最終的に決/するのは、

VGSの最\です。残りのゲート流IGは…²さ れ、CGDとCGSをフル´します。

ターンオフ

SiC MOSFETのターンオフ手Oは、本的にはこ こまでに明したターンオンシーケンスの,です。

ゲートドライブの役²は、6のピーク流を シンクし、SiC MOSFETのCGDおよびCGS¤6をでき るだけに放することです。さらに、MOSFET のゲートをロー状態にN持するために、ターンオフ 期Dのゲートドライバのインピーダンスをできる だけ@さくする必要があります。SiC MOSFETには

(7)

+いVTHが|けられているため、この点が特に

°BになるC能性があります。これが‘で、SiC のゲートをグランド未満にプルダウンする必要が生 じるだけでなく、ゲートドライバの流シンク能 も、/格ソース流よりも¥にくする必要が あります。ゲートドライブ流IG(SINK)の流れを、

Figure 6で強'しています。

Figure 6. SiC MOSFET Sink Current

RLO

G

D

S RGI

CGD

CGS

CDS

VDD

CDD

RGATE

ID

V

Figure 7. SiC MOSFET Turn−Off Sequence VDD(∼20 V)

VGS VGS(MP)(8 V) VTH( V) VEE(3 V)

IG

VDS

ID

t0 t1 t2 t4

t t t t

t3

t0→t1: VGSは、VDDからミラープラトーVGS(MP)に +oします。シンク流IG(SINK)は³にCGDとCGS

蓄積されている荷からµ給されるのに1し、ゲー トドライバのバルクコンデンサCVDDはVDDによって

»´されます。ドレイン流IDはそのままです。

VGSが+oするにつれて、チャネル抵抗がきくな り、VDSがID x RDSボルトだけわずかに昇します。

VDSのわずかな昇は、t0→t1期の終¼|%をPい て確Dするのが½Qです。

t1→t2:この期D、CGSコンデンサのVGSはほぼ '/のため、ゲート流のµ給はCGDによって支+

されます。ミラープラトーJKでVDSはID x RDSから VDSレールまで昇し、このになるとSiC>

有ボディダイオードでクランプされます。ドレイン 流IDは、直±の期から{Hせずそのままです。

MOSFETJKでVGS< 13 VとVDS x IDが8時に発生す るためRDSが§するので、ゲートドライブは この期Dに)Fにきい流をシンクできるだけ の/格にする必要があります。ターンオフ期D、

この流はゲートドライブ流の'になります。

ミラープラトー#tをできるだけに2するこ とが必Fなので、ゲートドライブ流は者にと って最の心†になります。

t2t3:VGSがミラープラトーからVTHにhかって 継続的に+oすると、この期DにIDは0|%まで減

šします。VDSはこの時点で、SiC>有のボディダイ オードによってドレインレールまでフルにクラ ンプされており、この状況はCGDコンデンサがフル

´されていることを意cします。その結果、シン ク流のTはCGSをじて流れています。

t3t4:IDとVDSは{Hしないままです。最後のタ ーンオフ期D、SiCのBr コンデンサは、VGS が0 Vjoに+oするまではフル´されません。

VTHはわずか1 V|%の+い\であり、CISSをフル放 するには、VGSが5のにしてターンオフシ ーケンスを¾¼する必要があるためです。できるだ け+いインピーダンスを現するうえで、ゲートド ライブが)Fに要です。ハイサイドMOSFET がUしているときに、きいdV/dtによってD点 がプルアップされるハーフブリッジ源トポ ロジーの、特にこれが当てはまります。dV/dtが

¿発的にターンオンしないように、+インピーダン スのプルダウンが®C欠です。

要約すると、SiC MOSFETにするターンオンお よびターンオフスイッチング状態には4つの—€期 がLしています。Figure 5Figure 7に示す的 スイッチング波形は、理想的な条?を表してい ます。Rには、リード端3やボンドワイヤのイン ダクタンスのようなパッケージÁ生成…、Á生¤

6、PCBレイアウトが、測/する波形にきな影 をぼすC能性があります。スイッチング源アプ リケーションでSiC MOSFETの性能を最 Hするた めには、 “なqのS/、PCBレイアウトのベス トプラクティス、 “にされたゲートドライブ 提µの@が®C欠です。

(8)

ディスクリートSiCゲートドライブ

+いゲインを補‰すると8時に、5率的でな スイッチングを現すると、SiCゲートドライブ に1してjoの要な要?が"されます。

1. SiC MOSFETは、+25 V/−10 Vのレンジ|%で )1称の最/最@VGSを</しています。ゲ ートドライブは35 Vのフルレンジに%い

\を現する必要があり、VGSのスイングは SiCの性能の点を最に活用したもの です。…のSiC MOSFETは、−5 V > VGS >

20 Vの範lで=するときに最良の性能を

成します。r手C能なSiC MOSFETのうち最 も^い範lに1応するには、ゲートドライブ はVDD= 25 VおよびVEE=−10 Vに耐える 必要があります。

2. VGSには数nsの立ちがりエッジおよび 立ちoがりエッジが必要です。

3.ミラープラトー#tJKで、数アンペア•E のきなピークゲート流をµ給できる能 が必要です。

4. VGSがミラープラトーjoに+oすると、) Fに+いインピーダンスの維持すなわち「ク ランプ」により、シンク流を流す能 が求 められます。シンク流/格は、•にSiC

MOSFETのr ¤6を放するのに要求され

る\をっている必要があります。性能

のハーフブリッジ源トポロジーに1応する には、ピークシンク流/格が10 A程fは必 要と考えられます。

5.スイッチングを>­する±に、VGS > が約16

Vにしているという要?にわせて、VDD

の+ロックアウト(UVLO)レベルを/し ておく必要があります。

6.5のレールがT¤範lBにとどまるよう に、VEEのUVLOモニタ機能を装する必要が あります。

7. SiC MOSFETがU期的にいI性です

るように、検、0’ÃÄ、NがC能な)

$z機能を装する必要があります。

8.スイッチングが現できるようにÁ生イ ンダクタンスを+減します。

9.できるだけSiC MOSFETの%くに+置できる

@Yドライバパッケージを(用します。

SiC MOSFETを5率的かついI性で=する

という要?のため、£¦なく)Fにられた種!の ゲートドライバが必要になります。ただし、現ˆ業 界でÅ>されている…のリファレンスデザイン は、汎用ローサイドゲートドライバを(用して されています。そのような£の1つをFigure 8に示し ます。

Figure 8. Standard Low−Side Driver, SiC Discrete Gate Drive Design Example

(9)

.Nしたはグランドに1してフロートしてい るので、ローサイドとハイサイドどちらをÇ準とす るゲートドライブでも(用できます。どちらの でも、 段の0’が発生したに、 段で(

用しているから4御をNする…V機能 が求められます。PS1はVDD = 24 V (È/H後は20 V) をµ給し、PS2はVEE = −5 VのÈ/Hを行うように構 成して、2つの絶縁YDC−DCコンバータを(用する 方法で、VDDおよびVEEレールをµ給します。

これらのコンバータは、•'SiC5荷の=É用な ので、PSiC5荷につき2—のコンバータが必要にな ります。ハーフブリッジ、フルブリッジ、モータド ライブいずれかのアプリケーションで、¹スイッ チを(用するようなハイサイドゲートドライブアプ リケーションで、特にこのことが当てはまります。

メインドライバU1で(用するは数百ボルトフロ ートしており、SiC MOSFETのスイッチングで生じ

るきいdV/dtの影を)Fに¶けやすくなっていま

す。dV/dt = 100 V/nsと想/すると、PS1(またはPS2) トランスの絶縁バリアにわずか1 pFの浮WÁ生¤6 が‡ˆするだけで、100 mAのピーク流が流れま す。1 pFにつき100 mAというい²から、Á生¤

6の+減、浮Wインダクタンスの+減、VEE(および VDD)レールとゲートドライバICのÊ接なカッ プリングの必要性が明らかになります。

デジタルアイソレータU2は、ゲートドライブIº を 段から絶縁すると8時に、必要なレベルシフ トも行します。次に、U2の2次¹をメインドライ バU1へのr として(用します。U1は汎用のローサ イドゲートドライバですが、25 VというフルVGS 振¥(−5 V < VGS < 20 V)に1Ëし、必要なソース/ シンク流レベルを満たす必要があります。…

の汎用ローサイドゲートドライバは、VDD = 20 Vが 最/格ですが、ž…なソース/シンク流をµ給で きなかったり、+インダクタンスパッケージにÌ納 されていないC能性があり、š数のS択肢に/さ れるC能性があります。

これらのタイプのゲートドライバは、シリコン

MOSFETの=を意¸しており、この-点からSiC

MOSFETが必要とするいくつかの要な要?を欠い ています。£えば、これらのゲートドライバでは、

2流0’ÃÄ機能やDESAT監@機能はありませ ん。また、汎用ゲートドライバのUVLOスレッショ ルドはF、5 V < VDD < 12 VをÇ準として/義され ています。SiC MOSFETの「ÈJな」VDDレベル はスタートアップ時にVDD > 約16 Vなので、この点 は°BになるC能性があります。また、「Figure 8.

Standard Low−Side Driver, SiC Discrete Gate Drive Design Example」のリファレンスデザインに示したよ うに、VEEレールに1するUVLOモニタ機能はあ りません。ターンオン期DはSiC MOSFETを+抵 抗状態になるように=し、ターンオフ期Dはゲ ートをグランドjoにN持するのに、T¤レベルを 確に現するために、これらのレールをどこ かでモニタする必要があります。

Figure 8に示したソリューションは、SiC MOSFET を=するのに必要な機能を提µしますが、šなく とも「ディスクリートSiCのゲートドライブ」セク ションのÏXに.Nしたゲートドライブの要?によ れば、これでは®¾Jです。とはいえ、É用SiC ドライバがないので、TのSiCゲートドライブ は現時点では、この方法でされています。

DESAT、レール監@、シーケンシングなどのP

種7Œ機能は、€のÉ用でÐり扱うか、すべて 無@することになります。

NCP51705 SiCゲートドライバ

NCP51705はSiCゲートドライバで、いレベル

の柔Y性と統性をÑえており、kされている どのSiC MOSFETとも¾Jに›換性があります。

NCP51705の最Eレベルのブロック¸をFigure 9 示します。このDには、次のようなP種汎用ゲート ドライバに«期される¯数のÇ本機能がÒまれてい ます。1.最28 VのVDD正源

2.ソース流6 Aシンク流10 Aのピーク

3. 5 V流B蔵Ç準:5 Vバイアスへのアクセス がC能、最20 mAの+消 5荷(デジタ ルアイソレータ、フォトカプラ、mCなど)に をµ給C能

4.独立したIºグランド接続と源グランド接 5.続独立したソース ピンとシンク ピン 6.BサーマルシャットダウンN機能 7.独立した)¢8および¢8YTTL、PWMr

Figure 9. NCP51705 SiC Gate Driver Block Diagram

IN+ 1

IN− 2

SGND 4

OUTSRC OUTSNK

PGND VDD

5

VEESET

6

VCH

7

C+

8

C VEE

UVSET24

V5V 23

UVLO

PROTECTION LOGIC

TSD

CHARGE

PUMP REG CHARGE PUMP POWER STAGE

19

DRIVER LOGIC

&

LEVEL SHIFT VDD_OK

VEE_OK

CPCLK

NCP51705

RUN

20 5V REG

16PGND OUTSNK OUTSRC

VDD

21

18 17

13

15 14

SVDD

XEN 3

VEE

11 12 9 10

PGNDPGND

22DESAT /CS

5V_OK

25 μA

INPUT LOGIC

DESAT / CURRENT

さらに、NCP51705は最@の¦q点数でI性

のいSiC MOSFETゲートドライブをする

のに必要ないくつかの独自機能(「ディスクリートSIC ゲートドライブ」セクションのÏXに.N)により、

Óの製qとԀHされています。NCP51705のԀH

(10)

機能の点について、次のセクションでZ細に明 します。

− DESAT

NCP51705の装では、わずか2—の¦qを(

用するだけでDESAT機能を現できます。Figure 10 に示すように、SiC MOSFETであるQ1のドレイン−ソ ースはR1とD1を経由してDESATピンでモニタし ます。

Figure 10. NCP51705 DESAT Function

22

1.25 V

500ns Timer Q

Q S R

VDD

3.3 V

5

RUN_OK DESAT_FLT

IN

SiC Drive

18 17 14 13 DESAT

OUTSNK OUTSRC NCP51705

DESAT Function

Remove (Option)

R1 D1

Q1

VDD UVLO VEE UVLO V5V_OK

100 k

20 k

VDS

I 200 μΑ

Q1がオフになっている期D、ドレイン−ソース 端3に数百ボルトのが発生するC能性があり ます。Q1がターンオンした後、ドレイン−ソース は急に+oします。このから0 V|%への (移は数百ナノ秒joで発生すると«測されます。

ターンオン(移D、DESATIºのÏ行エッジは、

5Wの+インピーダンスプルダウン抵抗をÒむ500 ns タイマによってブランクになります。これにより、

VDSが+oするž…な時が確Nしながら、DESAT が¿発的にアクティブにならないようにすることが できます。500 ns経2後、DESATピンが放され、

200mAの流源がR1、D1、SiC MOSFETのオン抵抗 をじて/流をµ給します。オンタイム期D、

DESATピンのが7.5 Vを[えて昇した、

DESATコンパレータの はHIGHになり、RSラッ チのクロックr をトリガします。このような0

’が発生すると、Q_NOT の後方エッジはサイ クル•Eで自的に終¼します。その結果、SiC

MOSFETのゲートドライブは、)$zフォールト時

に比£する時だけ的に減šします。

200mAの流源は、D1Ö端のO方hMoを«

測すると8時に、SiC MOSFETのオンタイム期D にR1Ö端のMoがVDSから独立した\になるの にž…なきさです。必要なは、DESATピンを グランドに接続すれば、DESATN機能を無5にす ることができます。,に、DESATピンがフローティ ング状態のままであったり、R1が0’によって>

になったは、200mAの流源から20 kWの抵抗 に流が流れ、DESATコンパレータの)¢8r に 4 Vの/が‹Œされます。この条?が発生する と、Ç本的にSiC MOSFETのゲートドライブが無5 になります。'のアプリケーションは、流セン ストランスを(用してドレイン流をセンスし、

DESATピンを¦から=することをpÏする があります。この状況で、NCP51705が搭NするIC短 絡オプションを(用して20 kW抵抗をÐりPくこと によって、DESATピンを従来Yのパルス•E2流 N機能として(用することができます。

DESATピンのVDESATは、次の式(6)で決まりま す。

VDESAT+(200mA R1))VD1)(ID RDS) (eq. 6)

IDに最\を²り当て(さらに、7Œマージン を|Œ)、ついでVDESAT < 7.5 VになるようにR1とID

をS択します。式(6)を{形し、R1のを求めると、

次の式が得られます。

R1+VDESAT)VD*(ID1 RDS)

200mA (eq. 7)

R1には、.のようにT¤最VDESATを/

することにŒえ、D1の接¤6をじて流れる瞬 時流を4するという€の目的もあります。SiC

MOSFETのドレインでは)FにきいdV/dtが発

生するので、R1を “な\に/していない、

D1のP−N接¤6を流れる流が)Fにきくなる C能性があります。したがって、接¤6が最@の

・ダイオードをS択することがpÏされ ます。R1の¨表\は、5 kW < R1 < 10 kW|%の範l になりますが、S択したSiC MOSFETのIDとRDSのP パラメータに応じて異なるC能性があります。R1が 5 kWよりはるかに@さい、DESATピンに流れる 瞬時流は数百ミリアンペアにするC能性があり ます。,に、R1が10 kWより¥にきい、R1 とD1の接¤6の結果として生じるRCA延が°Bに なります。このA延は100ms程にするC能性があ り、DESAT0’に1する応答にœ…なA延が生じる ことになります。

チャージポンプ - VEE (VEESET)

NCP51705は、•'の正源でします。

•'のVDD源によるということは、5の VEEをゲートドライバICで生成する必要がある ことを意cします。必要な5のVEEレールを生 成するために、スイッチトキャパシタチャージポン プを(用するのは自然なS択肢です。チャージポン プを構成するために、¯様なオプションがありま す。³な"Bは、(移Dに精fのÈ/Hを維 持し、 “なスイッチング波数でしてコンデ ンサのサイズを+減し、¦q点数をšなくし て、コスト×減とI性hを現することです。

Figure 11に示すチャージポンプの機能ブロック¸

から…かるように、5のVEEレールの生成には3

—の¦コンデンサしか必要ありません。チャージ

(11)

ポンプの 段は本的に、ブリッジを構成してい る2—のPMOSおよび2—のNMOSスイッチで形成さ れています。

Figure 11. NCP51705 VEE Charge Pump

P

N

11 12

P

N

6

7 8

VDD

C C

VCH

VEE CCH

CF

GLDO LDO

9 V

5 VEESET

DriveSiC (SINK) 14

OUTSNK13

Q1 VDS ID

CVEE NCP51705 VEE Charge Pump

¦フライングキャパシタCFは、¸に示すよう に、ブリッジのPレッグのD点を接続しています。

“り替えのタイミングは2—の¹PMOSデバイスが 8時にUし、CfのÖ端にVDDが発生したときで す。8様に、2—のo¹NMOSデバイスが8時にU し、CFのÖ端に−VEEが発生したときも/当します。

スイッチング波数はBで390 kHzに/されてお り、2—の¹PMOSデバイスは2—のo¹NMOSデ バイスと)8期でスイッチングを行います。チャー ジポンプのスイッチング波数を+減することが望 ましいアプリケーションに1しては、290 kHz波数 とIC短絡オプションも(用できます。

VEEはVCHで/したにÈ/Hされます。この

はVEESETでプログラムされるB+ドロップ

アウトレギュレータ(LDO)で決/されます。

VEESETで発生するは、BLDOで見られる

ゲイン(GLDO)に応じて{します。VEESETをフ ローティング状態にした(VEESETからSGNDに 100 pFバイパスコンデンサの接続を推)、VEE

−3 VのÈ/Hに/されます。VEEが−5 Vの

、VEESETピンをV5V(ピン23)に直接接続する必要 があります。VEESETを、9 V〜VDDのØ意の に接続した、VEEはクランプされ、−8 Vのチャ ージポンプ最@にÈ/Hする/になります。

チャージポンプはVDD > 7.5 Vの時点で­します。

VEEレールが搭NしているB>/UVLOは、

プログラムしたVEE\の80%に/されます。VDDと VEEはそれぞれ、独立したUVLOによって監@さ れているので、NCP51705はÖ方のレールが特/

のSiC MOSFET5荷にとってÈJとみなされる4 範lBにÌまっていることを°BなくDEできま す。¨わりに、チャージポンプをJ3的に無5にする

きます。VEESETをSGNDに接続すると、チャージポ ンプが無5になります。チャージポンプが無5の状 態で、VEEをPGNDに直接接続した、 は 0 V < OUT < VDDの範lでスイッチングします。

VEESETがSGNDに接続されるは、VEEをPGND に接続する必要があることに注意してください。

このモードの、VEEのBUVLO機能もそれに 応じて無5になります。

チャージポンプを無5にする'方で、¦の5 VEEレールの(用をC能にする€の構成も(用で きます。このオプションを(用すると、−VEE < OUT < VDDのスイッチングがC能になり、チャージポン プがスイッチングしないため、ICの消 をわず かに節約できます。VEESETをSGNDに接続した状態 で、¦の5レールをVEEとPGNDのに直接接 続できます。注意点として、VEESETが0VでVEEのB UVLOは無5になっているため、NCP51705はVEE のレベルが«期範lBにあるかどうか把握して いません。

この簡•なVEESET'整機能により、最@の¦

q点数で最の柔Y性を現するとともに、SiC MOSFETの最¥の要?を満たすことができま す。ÙÚのために、VEESETの構成方法をTable 3に 要約します。

Table 3. SEMICONDUCTOR MATERIAL PROPERTIES

VEESET COMMENT VEE

VEE

(UVLO)

VDD 9 V < VEESET < VDD −8 V −6.4 V

V5V −5 V −4 V

OPEN Add CVEE 100 pF from VEESET to

SGND

−3 V −2.4 V GND Remove CVEE and

connect VEE to PGND 0 V NA GND Connect VEE to

external negative voltage supply

−VEXT NA

プログラマブル)*ロックアウト − UVSET

ゲートドライバICのUVLO機能は、MOSFETのN にとって要であり、VDDが既知のスレッショル ドを[えるまで を無5にします。この機能は5 荷をNするだけでなく、‹ŒされているVDDが ターンオンスレッショルドをっていることをコ ントローラに確Dします。SiC MOSFETには@さい gm\がしているので、最 なUVLOターンオン スレッショルドは、「1つの\ですべてに 」とい うものではありません。VDDが@さい状況でドライ バ がスイッチングすることをDめる方\は、ヒ ートシンク、ÜÝ、VDDスタートアップ時にÇづ き、特/のSiC MOSFETにとって有’であっても、

Óの製qではT¤C能というもあります。最 なUVLOターンオンスレッショルドは、VDDレ ールの生成方法によっても異なるC能性がありま す。'の源システムはÉ用のハウスキーピン

(12)

グバイアス源を採用しているもあり、また Figure 13にdたVDDブートストラップ手法に–‡し ているもあります。

NCP51705は、プログラマブルUVLOターンオンス レッショルドによってこのニーズを満たします。

このスレッショルドはUVSETとSGNDに1本の抵抗 を(用して/できます。Figure 12に示すように、

UVSETピンはBで25-mAの流源によって=さ れており、直™ゲインは6です。

UVSET抵抗であるRUVSETは、式(8)の/義に従 い、Þ望のUVLOターンオンであるVONにわ せてS/します。

RUVSET+ VON

6 25mA (eq. 8)

Figure 12. NCP51705 UVSET Programmable UVLO 24

V5V

UVSET NCP51705

UVSET Function

RUVSET GUVSET

=6

UVLO 25 μΑ

VONの\は 、FFigure 1に示し た よ う なSiC MOSFETの 特性曲線からß断されます。VGSが わずかに+oしても、SiC MOSFETのオン抵抗は きく§Œするので、T¤C能なUVLOヒステリシス は@さくなければなりません。この理由から、 NCP51705は1 Vの>/ヒステリシスを(用している ので、ターンオフVOFFはFに/したVONより 1 V+くなります。

É用のハウスキーピングバイアス源をB蔵した 源の、源システムがソフトスタートを行 する±または0’復のため»:する±に、VDD は目的のVONスレッショルドをることが想/さ れます。このようなシステムでは、1 VのUVLOヒス テリシスが望ましく、スタートアップへの+慮が

‘で影をàえることがあってはなりません。ただ し、Figure 13に示すように、源システムによって はで:し、ついでブートストラップá線か ら9られるVDDでするもののあります。

Figure 13. PWM Bootstrap Start−Up Example PWM

17 VON

9 VOFF

HV VCC/VDD

NCP51705 VON<VON(PWM)

VOFF=VON1 V Q1

HV VCC VDD

C

(HV)スタートアップ機能を搭Nし、VON = 17 VおよびVOFF = 9 Vの>/UVLOスレッショルドを 採用したPWMコントローラを示します。HVを‹Œ

すると、HV = VON = 17 VのときにBパススイッチ が>になり、PWMコントローラはCVCCからスタ ートアップ流を引きします。この期D、CVCC は放され、トランスのブートストラップá線で を形成するためにQ1がスイッチングを>­しなけ ればなりません。このにより、RUVSETをじて プログラムできる、T¤VONに4約が"されます。

UVSETは、PWMコントローラのUVLO VONより@

さい\に/する必要があります。スタートアップ にするこれらのZ細をFigure 14に¸示します。こ こで、PWMのスレッショルドを]、NCP51705 のを&で示します。

Figure 14. Bootstrap Start−Up Timing

17 27

20

9 V

t VBOOT(MIN)

VPWM(ON)

11

VBOOT(REG)

VPWM(OFF) VPWM(MAX)

t1 t2

16

12 12 VON/11 VOFF 17 VON/16 VOFF

VSIC(MAX) 22

0

現C能な最のVGSでSiC MOSFETのスイッチン グを行うために、PWMコントローラのUVLOターン

(13)

オンに%い\にVONを/することが望まれます。

この/にâうトレードオフは、Dt (t2−t1)の期D にEÔDV = 1 Vになることです。CVCCからの放 にして、EÔが)Fに@さいので、Q = CVの式 でVが+oした状況でQをきくするには¤6コン デンサが必要です。£えば、スタートアップ流が 1 mAとã/すると、Dt = 3 ms、DV = 1 Vになり、

CVCCとして、3mFのコンデンサが1—必要になりま す。,に、VONを、最@ブートストラップ放 VBOOT(MIN)より1 Vい\に/した、CVCCは よりきいEÔDV(17 V − 11 V)にわたって放 できるので、はるかに@さい¤6のコンデンサを (用できます。8じ流\の1 mAを想/すると、

Dt = 3 msになり、DV = 6 VをT¤すると、必要なコ ンデンサ\CVCCは500 nFに減šします。つまり比率 は1/6です。ただし、VGS = 11 VでSiC MOSFETがス イッチングすると、かなりきなペナルティが"さ れるC能性があります。明らかに、スタートアップ

±にNCP51705にバイアスを‹Œするのが望ましい手 法になります。

デジタル.と01 – XEN

XENIºは、VGSの,数に相当する5 Vのデジタル 表現です。ドライバの「ステータス」をÃÄする目的 として、このIºはSiCのゲートから派生しa 播A延が¥に減šしているので、PWMr よりも 精fと考えられます。このIºの意¸は、ハーフ ブリッジ源トポロジーでフォールトフラグとして (用したり、またクロスU(オーバラップ)N機 能を装するためのÇ準となる8期Iºとして(用 することです。XENがHIGHのときはFに、VGSは LOWであり、SiC MOSFETオフになります。したが って、XENとPWMr IºのÖ方がHIGHの、

フォールト条?が検されäらかの1Ëが望ましい は、デジタル形式で1Ë方法を²り当てること ができます。

パッケージ

WBGTUKの登により、コンバータを、

+(100 V未満)スイッチング波数にかなり%い

波数でさせることがC能になりました。+

コンバータの、å日見られるスイッチング性 能を成するうえで、TUKパッケージの^Hが 要な役²を演じました。リードレスパッケージは、

シリコンMOSFETパッケージの^Hにâって、Ö3 放熱、クリップボンディング、熱特性にpれたパワ ーパッケージ、+インダクタンスなどの特Uを現 しています。8様に、ゲートドライバICパッケージ のサイズも¥に縮@されました。ドライバ¹でÁ 生インダクタンスを最@Hするには、ダイとリード 端3の_V短縮やボンドワイヤ接続を、モールド リードレスパッケージ(MLP)で現することが 要です。ドライバとMOSFETのæパッケージH

(DrMOS)は、Á生インダクタンスの+減、5率h

、ボード3積の縮@を目指す最新ステップです。

DrMOSのような^歩がC能になったのは、1応する

コンバータの…`では、沿3および空_

Vな ど の最@ I要?の た め に 、性 能SiC MOSFETがTO−220やTO−247などの+性能パッケー ジにとどまっていました。これらのパッケージには açな績があり、Uèにわたって業界標準となっ てきました。これらはP種産業…`アプリケーショ ンに最 で、é牢性とヒートシンクが¤易という 点がありますが、リード端3やBボンドワイヤが UくなるためÁ生インダクタンスがきくなります

。SiC MOSFETは現ˆ、このようなÁ生インダクタ ンスが‘で、シリコントランジスタが想/

していなかった熱ストレス、波数、dV/dtレートに 直3しています。あえてbうならば、SiCは ディスクリートパッケージの»考をêしています。

ディスクリートqのは/当しませんが、SiC ゲートドライバは、+コンバータhけドライバ でも8じパッケージングの^歩をフルに活用するこ とができます。NCP5170のダイは、Figure 15に示す ように熱特性にpれた4×4 mmの24ピンMLPパッケ ージにÌ納されています。

Figure 15. NCP51705 24 pin, 4 4 mm, MLP Packaging and Pin Out

NCP51705 (Top View) 1

2 3 4

7 8 9 10

PGND

PGND

VCH

C+ PGND VEE

OUTSNK OUTSRC

UVSET V5V SVDD VDD11 12

5 6

18 17 16 15 14 13

24 23 22 21 20 19

OUTSRC

PGND

OUTSNK

VEEVDD

SGND

C DESAT / CS VEESET

XEN IN+

流を流すパワーピンはすべて、2本装の形で ICのëT…に+置されています。ピンの2本装に

Œえて、Bでも2本のボンドワイヤを(用して2本 のピンをダイに接続する方法で、C能な最@のイン ダクタンスを成しています。+ のデジタルI ºはすべて1本装の形でICのìT…に+置され、

PWMまたはデジタルコントローラへのÙで直接的 なインタフェースを提µしています。

NCP51705パッケージのî3には、気的に絶縁さ れた熱aUYのdパッドがあります。このパッド はPGNDやSGNDには接続されておらず、放熱のため にサーマルビアをして絶縁されたe箔PCBランド に接続するためのものです。

放熱が°Bになる、消 にする次の4つ の支+的要‘に特に注意する必要があります。

1.¦SiC

MOSFETの=には、OUTSRCとOUTSNKの 損がします。

これらはゲート荷にする損であり、

参照

関連したドキュメント

また適切な音量で音が聞 こえる音響設備を常設設 備として備えている なお、常設設備の効果が適 切に得られない場合、クラ

これはつまり十進法ではなく、一進法を用いて自然数を表記するということである。とは いえ数が大きくなると見にくくなるので、.. 0, 1,

1200V 第三世代 SiC MOSFET と一般的な IGBT に対し、印可する V DS を変えながら大気中を模したスペクトルの中性子を照射 した試験の結果を Figure

Q-Flash Plus では、システムの電源が切れているとき(S5シャットダウン状態)に BIOS を更新する ことができます。最新の BIOS を USB

b)工場 シミュ レータ との 連携 工場シ ミュ レータ は、工場 内のモ ノの流 れや 人の動き をモ デル化 してシ ミュレ ーシ ョンを 実 行し、工程を 最適 化する 手法で

最愛の隣人・中国と、相互理解を深める友愛のこころ

手動のレバーを押して津波がどのようにして起きるかを観察 することができます。シミュレーターの前には、 「地図で見る日本

つまり、p 型の語が p 型の語を修飾するという関係になっている。しかし、p 型の語同士の Merge