あらまし 化合物半導体やMEMS 等とシリコン CMOS の異種機能を積層して集積化するのに有効と思われ るマイクロ接合電極を紹介する．その電極は，先鋭形状をもつバンプ電極である．先鋭形状の先端が加重により 圧潰するという単純な機構ながら，低荷重・低ひずみ接合，10 ミクロンまでの狭ピッチ配置，チップ当り 30 万 を超える多ピン接続，常温接合も可能な低温接合などの点で従来のマイクロ接合技術をはるかに凌駕する性能を 提供できる．製造プロセスは従来とほぼ同様である．Au や Cu で製造することが可能である．シリコン貫通電 極との適合性も備える．これらの特長を生かした応用事例として，裏面照射型CMOS イメージセンサと近赤外 イメージセンサを紹介する．また，有機樹脂との集積化の例として，フレキシブル樹脂フィルム上へのシリコン チップの搭載可能性について併せて紹介する． キーワード 三次元LSI，マイクロ接合，マイクロバンプ，貫通電極，TSV
1.
ま え が き
「異種間の融合にはパワーがあると思われる」との 若手研究者のやや感覚的ではあるが本質に迫る記述[1] を読み，異種機能の融合の今後の大きな可能性に改め て思いをはせている．ここ30年間における情報通信技 術の急速な発達により，実空間の様々な現象をリアル タイムで検知，情報化し，アーカイブ化して社会の最 適化を目指すシステムが発展・普及しようとしている．CPS (Cyber Physical System) [2]と呼ばれるものの
一つの事例になるのであろう．一方で，6年ほど前に
“More than Moore”と呼ばれる異種機能融合型の半
導体技術開発の方向性を表す言葉がITRS (Interna-tional Technology Roadmap of Semiconductor)に 登場したのも，このような実空間での応用を意識した エレクトロニクスの発展をにらんでのことと想像され る．このような，いわば情報のジャイアントマイクロ グリッドと呼べるシステムを想像すると，半導体LSI の応用は無尽蔵といっても過言ではなかろう． †九州大学大学院システム情報科学研究院，福岡市
Graduate School of Information Science and Electrical Engineering, Kyushu University, 744 Motooka, Nishi-ku, Fukuoka-shi, 819–0395 Japan a) E-mail: [email protected] このようなシステムを構築するLSIには，異種機 能の融合がもたらす新機能性に加えて，一層の低電力 性，小形，信頼性が求められるであろう．三次元LSI 技術はそのための有力なデバイス集積化技術である． 何故ならば，小形化が可能であることのほか，信号接 続の並列化によるクロックの有効利用が可能であるこ と，貫通電極はボンディングワイヤやプリント基板上 の配線に比べて負荷を小さくできること，そして電 源の供給の自由度が高く信号保全性を高められるこ と，などがあるからである．MEMSとCMOSの集積 化[3], [4]やBEOL (Back End of Line)デバイスのよ
うにCMOSとの積層によって発現できる機能も三次
元LSIの大きな特長である．
積層接続による三次元LSIの鍵の技術はシリコン
貫通配線(Through Silicon Via, TSV)とマイクロ電 極による配線接合技術，及び薄化したウェーハまたは チップのハンドリング技術である．本論文では，マイ クロ接合技術に焦点を当てる．マイクロ接合技術は一 般に，重ねたLSIに荷重をかけながら加熱するとい う手法で接合する．荷重が大きいと接合点付近に残留 ひずみを発生するおそれが生じるとともに，クラック 等の発生に至る場合もある．高温を必要とする接合技 術は，それだけで材料に制限が発生するし，残留ひず みも大きくなる．図1に，種々の材料の硬さ（ヤング
図 1 材料のヤング率とプロセス可能な温度 Fig. 1 Young’s modulus and allowable process
temperature of electronic materials.
率）とプロセス可能な温度をプロットしたものを示す． 半導体材料どうしを接合する場合には，大きな制約は ないが，化合物半導体とSi CMOSを積層する場合に は，熱膨張係数差によって大きな残留ひずみが発生す る場合があるため，可能な限り低温で接合する技術が 望ましい． 一方，有機材料とCMOSの集積化も，新機能を実 現するために，今後重要な研究対象になるように思 われる．例えば，フレキシブルエレクトロニクスでは CMOS LSIと樹脂フィルム上の配線との接合が重要 な課題になる．本論文では，これら有機材料とCMOS LSIとの接合も含めて我々が開発を進めている，先鋭 バンプ電極を用いた接合技術の現状を報告する[5]∼ [9]．
2.
先鋭バンプの機能
先鋭バンプとは先端が先鋭な形状をしたバンプで ある．これまでピラミッド形[5], [8]とコーン形バン プ[6], [8]を開発してきた．コーン形バンプの例を図2 に示す．このバンプは，通常のフォトレジストによる バンプ形成と同じプロセスステップを用いてウェーハ レベルにて製造可能である．すなわち，チップ表面へ のUBM (Under Bump Metal)堆積，フォトリソグ ラフィーによるバンプの「型」の作製，金の電解メッ キ，フォトレジストの除去，UBMエッチングという メッキバンプ形成に用いられる通常のプロセスである． 現在，Au製のものは8インチプロセスで製造可能に なっており，Cu製のものについても開発を進めてい る．電極の大きさは，底面の直径でいうと，約5ミク 図 2 先鋭バンプの例：コーン形バンプ Fig. 2 Cone bump of compliant bump.図 3 有限要素解析による先鋭バンプの変形 (a) 加圧前， (b)加圧後
Fig. 3 Finite element analysis of deformation of cone bump; (a) before press and (b) after press.
ロン∼約35ミクロン（底面径と高さの比はおよそ1： 1）の範囲で設計・製造ができるようになっている． このような先鋭構造とすることで，接合時にバンプ が容易に変形する．図3に，有限要素法で変形の挙 動を解析した結果を示す．また，Au製の先鋭バンプ と同じくAu製の平たんバンプを接合した断面の例を 図4に示す．このバンプの形態がもたらす代表的な機 能を挙げる． • 接合不良の抑制 圧接により容易に変形する ためにバンプ高さのばらつきを吸収でき，バンプ数及 び密度が増大しても接続欠陥の発生を抑制することが できる． • 接合ひずみの抑制 バンプピッチが小さくなる と，バンプの高さばらつきによりシリコンチップに大 きなひずみを発生させる．ひずみシリコン技術から類 推されるように，このひずみはCMOSの電流駆動力 を大きく増減させてしまうために，信号応答速度を設
部）．バンプはいずれも Au 製
Fig. 4 Cross-section of bonded cone bump (bottom)/ flat bump (top) made of Au.
計値と大きく変えてしまう．先鋭バンプ（コンプライ アントバンプ）はそれ自身が容易に変形するために， シリコン側に加わるひずみを緩和できる． • 接合温度の低温化 接合温度を低温化できる． ワイヤボンディングや超音波フリップチップ接合では ワイヤ先端のボールやスタッドバンプに超音波を加え， それを揺動させることで変形させ，新生面を出してい る．一方，先鋭バンプの場合は圧接だけで変形が容易 に起こることから，超音波加振による揺動がなくても 金属の新生面が現れるため，金属間接合を起こしやす くなると考えられる． また，後述するように，かしめ効果(calking ef-fect) [10]を発現するための構造にも応用でき，Auだ けでなくCu電極同士の常温接合[11]∼[13]も可能に なっている．
3.
接 合 性 能
• 配置ピッチ バンプ電極の配置ピッチの最小値 は，バンプの微細化限界で決定される．微細化はおよ そフォトレジストの解像度で決まる．先鋭バンプの場 合，頂点の経が底面の経の約1/4程度になるように設 計している．現在利用しているフォトレジストでは， バンプ底面の径が約5ミクロン，ピッチが10ミクロ ンが実現できている最小値である． サイズの大きなバンプ開発に対する要望も高い．い わゆるスタッドバンプ技術では対応が困難な50ミク ロンを下回るビッチの電極を容易に実現できるからで あると推察される．また，Au製のスタッドバンプは， ワイヤボンディング技術を応用して作製できるが，Cu 製のスタッドバンプをワイヤボンディング装置で作る 図 5 接合温度によるチップ接合強度（シェア強度）の変 化．コーン形バンプ/平たんバンプ接合と平たんバ ンプ/平たんバンプ接合を比較している． Fig. 5 Change in die shear strength with bondingtemperature obtained from cone-bump/flat-bump bonded and flat-bump/flat/bump bonded dies. のは容易ではないと想像され，本技術が狭ピッチのCu 製スタッドバンプを製造できる唯一の方法になる可能 性がある． • 接続点数 容易に変形するため，バンプの高さ ばらつき，接合装置の調整不良による荷重の不均一性， パーティクルに起因する接合不良を回避することがで き[9]，多ピンの接合が可能である．チップ当り3万ピ ンの接合は容易である．VGA (Video Grafic Array)
レベルのセンサ応用に向けて，チップ当り32万ピン の接続も可能であることを実証している． • 接合温度 図5にAuを材料に先鋭バンプ/平 たんバンプ接合と平たんバンプ/平たんバンプ接合の 接合強度を比較したものを示す．横軸は接合温度，縦 軸は接合したチップのシェア強度である．平たんバン プ同士の接合で十分な接合強度を得るには，300◦Cの 接合温度が必要である．それに対し，バンプの一方を 先鋭バンプにすることによって，150◦Cでの接合でも 十分な強度が得られることを示している． バンプの形状を生かして，かしめ効果を発現させる ことができる．先鋭バンプの相手側電極に孔を開けて おき，いわばプラグとソケットの関係にして接合を行 う．これによってAuのみならずCu電極の常温接合 が，通常の大気中で行える[13]．図6に，Cu/Cu接 合を行ったものの電極形状の模式図と実際の接合断面
図 6 Cu/Cuの常温接合 (a) 電極構造模式図，(b) 接合 断面
Fig. 6 Room temperature bonding of Cu/Cu bumps. (a) Schematic of electrode structure. (b) Cross-sectional view of joined Cu/Cu electrodes.
を示す．また，図7にCu/Cu接合の接続性能を表す デージーチェーン試験の結果を示す．先鋭バンプ先端 が，対向電極に設けた孔に挿入される際に擦過する かしめ効果により，界面の汚染層が取り除かれ，常温 でもCu/Cuの接合が実現できることを示している． デージーチェーン測定の結果が示すように，チップ当 り10,000ピンの接続が常温で可能になっている．ま た，接続抵抗も十分低いといえる．なお，断面写真の みからは接合部内部に中空構造が残留してしまうよう に思えるが，実はそうではない．ソケットに相当する 孔を，図 6 (b)のようにクロススリット構造にしてお り，接合後も樹脂埋込が可能なようにしている．実際， 図6 (a)の写真も，樹脂が埋め込まれた状況で撮影し ている．接続抵抗についても，1バンプ＋1アルミ線 あたり83 mΩと，十分低い値が得られている． • TSVへの適合 三次元LSIへの応用には， TSVとのプロセスインテグレーションが可能である必 要がある．ウェーハは薄化したものをプロセスするこ とになる．図 8に，TSVプロセスと先鋭バンプのプ 図 7 常温接合 Cu/Cu マイクロバンプ接合のデージー チェーン試験結果
Fig. 7 Result of daisy chane measurement for the room-temperature bonded Cu/Cu electrodes.
図 8 先鋭バンプと TSV のプロセスインテグレーション 検証結果
Fig. 8 Process integration of cone bump with Cu TSV. ロセス適合性を検証した結果の一例を示す．8インチ ウェーハにAu製の先鋭バンプを形成した後，ウェー ハをサポート基板に貼り付け，バックグラインドとド ライポリッシュで厚さ25ミクロンまで薄化した．そ の後，裏面のフォトリソグラフィーを行い，貫通孔を 開口し，最後に，TEOS (tetraethyl orthosilicate)を 原料とするCVD (chemical vapor deposition)によ る絶縁膜，スパッタ法によるバリヤ膜，シード膜の堆
積，そして電解めっきによるCuの埋込堆積で形成し
たものである．支持基板には，東京応化工業製の細孔 つきガラス基板を用いた．また，貫通孔の開口には，
4.
応
用
4. 1 裏面照射型CMOSイメージセンサ 三次元LSI技術の有効な応用の一つにイメージセン サがある．我々は，開発したマイクロ接合技術とウェー ハ薄化プロセス，ハンドリング技術の有効性を検証す ることを主たる目的に，裏面照射型CMOSイメージ センサを試作した． 図9 (a)に試作したセンサの断面写真を示す．上部 には，厚さ約20ミクロンまで薄化したpn接合フォ トダイオードのアレーを配置し，下部のCMOS読出 し回路との接続をAu先鋭マイクロバンプで実現して いる．CMOS読出し回路は0.35ミクロンプロセスで 作製したものである．上部のフォトダイオードアレー の裏面，すなわち，写真の最上面には配線層が形成さ れており，TSV（画像内には写っていない）によって CMOS回路と接続されている．プロセス技術の詳細 については文献[14]を参照して頂きたい．なお，実装 は概略以下のプロセスで行った．上述した支持基板を 用いて，8インチウェーハのままフォトダイオードア レーを裏面配線までを形成する．その後，この薄化し たウェーハを樹脂フィルムにトランスファーする．こ の際の接着剤には，加熱によって剥離可能な熱可塑性 接着剤を用いた．トランスファーしたウェーハを樹脂 フィルムとともにダイシングしてチップに分割し，そ れをCMOS読出し回路チップとバンプ接合した後， 加熱して樹脂フィルムを外した．積層したチップは， 通常のワイヤボンディングでパッケージに収納した． 図9 (b)に試験ボードと画像の一例を示す．プロセ ス検証用途に設計したので，画素数は128×128にと どめている．ピクセル欠陥の発生を容認した場合の歩 留りは予想を超えて良く，アセンブルした約30個の センサの全てが動作した． 図 9 先鋭バンプによる TSV つき薄型ウェーハと CMOS の積層接続で試作した裏面照射型 CMOS イメージ センサ (a) 接合チップの断面，上部は薄型フォトダ イオードアレー，下部は CMOS 読出し回路，(b) 試 験ボードと映像出力例Fig. 9 Backside illuminated CMOS image sensor fab-ricated using TSV and microjoining with cone bump. (a) Cross section of bonded chip. (b) Test circuit board and output example.
4. 2 化合物半導体との積層—近赤外イメージセン サ— 先鋭マイクロバンプの低温接合性と多ピン接続性能 は，化合物半導体とシリコンCMOSとの積層にも有 利であると期待できる[15]．図10 (a)に構造模式図を 示す．センサー部分はInGaAsをInP基板上に成長さ せて形成したフォトダイオードである．感度ピーク波 長は約1.4ミクロン，カットオフは約1.9ミクロンの ものである．Au先鋭バンプはCMOSリードアウト ウェーハ側に形成した．シリコンとほぼ同様のプロセ スを適用できるが，接合時の荷重が過剰な場合には化 合物半導体にクラックが発生するなど，シリコンに比 べると機械的強度が弱い点に注意する必要がある．な お，このセンサの場合，裏面の配線との接続は，別途 リード接続で行った． 図10 (b)に画像の一例を示す．近赤外センサ独特 の映像が得られている．なお，この画像は非冷却で撮
図 10 InGaAs/Inフォト ダ イ オ ー ド ア レ ー チップ と CMOSリードアウトチップの積層による近赤外 イメージセンサ (a) 積層チップの写真，(b) 撮影画 像例
Fig. 10 Near infrared image sensor fabricated by integrating InGaAs/InP photodaiode array and CMOS readout circuit using cone bump interconnection. (a) Die photo. (b) An ex-ample of image. 像したものである．点欠陥が散在するが，接合までの パーティクル対策を施すことで改善できると見込んで いる． 4. 3 有機樹脂フィルムとの接合 有機材料とシリコンCMOSとの集積化は，新たな 機能を創出する手段として大きな可能性を秘めている． センサアレーのような回路素子レベルでの融合が大き 図 11 先鋭バンプによる PEN フィルム上の配線へのチッ プ接合 (a) 接合断面，(b) デージーチェン測定結果 Fig. 11 Bonding of LSI chip to circuit on PEN us-ing cone bump. (a) Cross section of bonded interface. (b) Result of daisy chain measure-ment. な可能性をもつ一方で，フレキシブルエレクトロニク スのように，有機樹脂フィルム上の回路にLSIを混載 させることも大きな価値が見込める．例えば，最近話 題性の高いフレキシブルの有機ELディスプレイを想 定した場合，画素駆動は有機TFTなどで行えるもの の，ディスプレイの周辺回路はLSIが必要である．ま た，ペーパーライクなアプリケーションを想定した場 合，ケーブルレスでないと受容される可能性が極めて 低くなり，そのためには信号のRF伝送，無線給電を 行うためのLSIなども樹脂フィルム上に混載させる 必要が生じる．フレキシブルディスプレイ向けの樹脂 フィルムは，PENのように透明であることが望まし いが，それらの材料は150◦C程度で軟化が始まるた め，ハンダはもちろんのこと異方性導電フィルムによ る接続も利用しがたい．
(b)に，デージーチェーンの測定結果を示す．PEN表 面がわずかに変形している様子が見えるが，1万ピン を超える接続が達成できている．図6で述べたかしめ 効果を発現する電極構造にすると，常温接合も可能で あるという結果も得ている[17], [18]．常温接合ができ れば，ガラス転移温度約80◦CのPET (polyethylene terephthalate)フィルム上の配線に接続も可能であり， 材料選択の幅は大きく拡がる．
5.
む す び
先鋭マイクロバンプによる積層接続は，従来の集積 化プロセスをほぼそのまま利用でき，これまでは困難 であったチップ当り10,000個以上の接続を，確実にし かも低温で実施可能な技術を提供できる．また，ガラ ス転移温度が低い有機樹脂フィルム上にも多ピン接続 が可能な技術を提供する．そのため，例えばシリコン メモリLSIとロジックLSIの三次元LSI化などに加え て，化合物半導体，MEMS更には有機材料とCMOS との集積化も可能にし，異種機能の融合に大きな自由 度を与え，サイバー空間向け，実空間向けの双方のデ バイスにおいて新たな価値の創造に貢献できると期待 している． 謝辞 本論文で紹介した先鋭マイクロバンプ技術 は，渡辺直也博士（現，産業技術総合研究所）と共同 による成果によるところが大きい．有限要素解析は， 東町高雄教授（崇城大学）の御協力を頂いた．イメー ジセンサーのプロセス技術開発では角田功博士（現， 熊本高専），同試験システムの開発では田中康一郎教 授（九州産業大学）の研究成果によるところが大き い．近赤外イメージセンサーの研究では猪口康博博士 をはじめとする住友電気工業伝送デバイス研究所の 皆様に御協力を頂いた．フレキシブル材料との接合 に関しては，九州大学の修士学生首藤高徳君，及び同 助教の池田晃裕博士が主に進めてくれた．九州大学の [2] 喜連川優，“情報爆発のこれまでとこれから，”信学誌， vol.94, no.8, pp.662–666, Aug. 2011.[3] H. Morimura, S. Shigematsu, T. Shimamura, N. Sato, Y. Okazaki, K. Machida, and H. Kyuragi, “Charac-teristics of fingerprint sensing on capacitive finger-print sensor LSIs with a grounded wall structure,” Jpn. J. Appl. Phys., vol.42, pp.5951–5956, 2002. [4] 森村浩季，武藤伸一郎，石井 仁，町田克之，“集積化
CMOS-MEMS技術，”信学誌，vol.92, no.1, pp.26–30, Jan. 2009.
[5] N. Watanabe, Y. Ootani, and T. Asano, “Pyra-mid bumps for fine-pitch chip-stack interconnection,” Jpn. J. Appl. Phys., vol.44, pp.2751–2755, 2005. [6] N. Watanabe, T. Kojima, and T. Asano, “Wafer
level compliant bump for three-dimensional LSI with high-density area bump connections,” 2005 Int. Elec-tron Devices Meeting (IEDM2005), Technical Digest, pp.687–690, 2005.
[7] N. Watanabe and T. Asano, “A large number of I/O connections using compliant bump,” Proc. Electronic Components & Tech. Conf. (ECTC2006), pp.125– 132, 2006.
[8] N. Watanabe and T. Asano, “Characteristics of a novel compliant bump for 3-D stacking with high-density inter-chip connections,” IEEE Trans. Com-pon. Packag. Manuf. Technol., vol.1, pp.83–91, 2011. [9] N. Watanabe, S. Hasegawa, and T. Asano, “Connec-tion test of area bump using active-matrix switches,” Jpn. J. Appl. Phys., vol.44, pp.2770–2773, 2005. [10] N. Tanaka, Y. Yoshimura, T. Naito, C. Miyazaki,
T. Uematsu, K. Hanada, N. Toma, and T. Akazawa, “Low-cost through-hole electrode interconnection for 3D-SiP using room-temperature bonding,” Proc. Electronic Components & Tech. Conf. (ECTC2006), pp.814–819, 2006.
[11] N. Watanabe and T. Asano, “Low-temperature high-density chip-stack interconnection using compliant bump,” Proc. Electronic Components & Tech. Conf. (ECTC2007), pp.622–626, 2007.
[12] N. Watanabe and T. Asano, “Room-temperature bonding using mechanical caulking effect of compli-ant bumps for chip-stack interconnection,” Jpn. J.
Appl. Phys., vol.49, 04DB02, 2010.
[13] N. Watanabe and T. Asano, “Room-temperature Cu/Cu bonding in ambient air achieved by using cone bump,” Appl. Phys. Express, vol.4, 016501, 2011. [14] N. Watanabe, I. Tsunoda, T. Takao, K. Tanaka, and
T. Asano, “Fabrication of back-side illuminated com-plementary metal oxide semiconductor image sensor using compliant bump,” Jpn. J. Appl. Phys., vol.49, 04DB01, 2010.
[15] N. Watanabe, F. Hoashi, Y. Nagai, H. Inada, Y. Iguchi, and T. Asano, “Near-infrared image sensor fabricated using compliant bump,” Ext. Abstr. 2010 Int. Conf. Solid State Devices and Materials, Tokyo, pp.210–211, 2010.
[16] T. Shuto, N. Watanabe, A. Ikeda, T. Higashimachi, and T. Asano, “Microjoining of LSI chips on poly (ethylene naphthalate) using compliant bump,” Jpn. J. Appl. Phys., vol.50, 06GM05, 2011.
[17] T. Shuto, N. Watanabe, A. Ikeda, and T. Asano, “Room-temperature bonding of LSI chips on PEN film using mechanical caulking of Au cone bump,” Ext. Abstr. 2011 Int. Conf. Solid State Devices and Materials, Nagoya, pp.787–788, 2011.
[18] T. Shuto, N. Watanabe, A. Ikeda, and T. Asano, “Room-temperature microjoining of LSI chips on poly (ethylene naphthalate) film using mechanical caulking of Au cone bump,” Jpn. J. Appl. Phys., vol.51, 04DB04, 2012. （平成 24 年 2 月 11 日受付） 浅野 種正 1979東工大大学院修士課程了（電子シス テム専攻）．東工大助手，九州工大助教授・ 教授を経て 2006 より九州大情報エレクト ロニクス部門教授．その間，SOI 構造ヘテ ロエピタキシー，ショットキー MOSFET， 多結晶シリコン薄膜トランジスタ，ナノイ ンプリント応用，プラズマチャージング，三次元 LSI 技術など， 素子から実装まで幅広い観点でシリコンデバイスに関する研究 に従事．2006∼2008 本会シリコン材料・デバイス研究専門委 員会委員長．2010∼2012 応用物理学会九州支部長．
