九州大学学術情報リポジトリ

九州大学学術情報リポジトリ

Kyushu University Institutional Repository

画像用並列形A/D変換器の高精度化と高速化に関する 研究

井上, 道弘

https://doi.org/10.11501/3065580

出版情報：Kyushu University, 1992, 博士（工学）, 論文博士 バージョン：

権利関係：

画像用並列形A/D変換器の高精度化と 高速化に関する研究

井 上 道 弘

第1章 序論

1. 1 ディジタル信号処理とA/O 、 O/A変換

1. 2 画像信号のディジタル処理

1 . 3 画像用A/D変換器に要求される性能

1. 3. 1 現行商用テレビジョ ン信号帯域用A/O変換器

1. 3. 2 高品位映像信号帯域用A/O変換器

1. 4 画像用並列形A/O変換しSI

1. 5

構成

ワム ワu qu Auz にd

目 次

第2章 LSIに適した高速A/O変換方式 2. 1

序言

2. 2 A/D変換方式の分類 7

2. 2. 1 積分方式 8

2. 2. 2 比較方式

( 1 ) 逐次比較形

( 2 ) 並列形 ^{一一ーーー} 12

( 3 ) 直列形(縦続形) 14

( 4 ) 直並列形 16

2. 2. 3 各A/O変換方式の特徴のまとめ 19

2. 3

議論および結論

第3章 並列形A/D変換器の高精度化 3. 1

序言

3. 2 スタティ ック精度に関する考察

3. 2. 1 積分非直線性

( 1 ) 基準抵抗値のばらつき

41a 'l』

円〈U 円《U 円/臼 円/』

q〆し】

円〆』

( 2 ) コンパレータ入力電流の影響 28 4. 2. 1 理論的考察 80

( 3 ) 積分非直線性の計算結果と実験値の比較 31 ( 1 ) サンプリング速度 80

( !l ) 主.上ロ言ロl附h1 34 ( 2 ) ラッチ解除の速度 84

3. 2. 2 微分非直線性 34 4. 2. 2 シミュレー ションと実験結果 85

3. 2. 3 直線補償回路によるスタティ ック精度の向k 37 4. 2. 3 多段化構成によるコンパレータの高速化 92

3. 3 ダイナミック精度に関する考察 44 4 3 クロック駆動回路の高速化 95

3. 3. 1 アパーチャ誤差 44 4. 4 デコーダ回路の高速化 98

3. :3. 2 ダイナミック精度の評価 45 4. 5 小J士ロ号ロふ間 98

( 1 ) ^{単調性評価 45}

( 2 ) スペクトル評価 45 第5章 集積回路化のためのバイポーラ・ トランジスタ

( 3 ) 量子化雑音評価 48 5. 1 序言 ^\00

( 4 ) ビート法による高周波特性評価 5\ 5. 2 ^{^、} ス ・ エミッタ間電圧の分散 \00

( 5 ) 評価法のまとめ 53 5. 2. 1 理論的考察 100

3. 3. 3 信号遅延がダイナミック精度に与える影響 53 5. 2. 2 h卜lと�Vllトの相関の測定 107

( 1 ) 入力信号とサンプリンク ・ クロックの配線遅延 53 5. 3 イオン注入により誘起された結晶欠陥と再結合電流 107

( 1 ^- 1 ) ^{理論的考察 53 5. 4} エミッタ自己整合形ノ〈イポーラ ・ トランジスタ 111 ( 1 ^- 2 ) シミュレーショ ンと実験結果 58 5. 4. 1 デバイス構造とプロセス 111

( 2 ) 電源電位変動による アパーチャ誤差 64 5. 4. 2 電流ー電圧特性 113

( 2 ^- 1 ) 理論的考察 64 5. 4. 3 � V _H 1.のばらつき評価 118

( 2 - 2 ) 実験結果と考察 67 5. 4. 4 遮断周波数 121

3. 3. 4 サンプリング ・クロックの漏洩によるダイナミック精度の劣化 5. 5 ^{立‘士口号日ム間} 124

70

3. 3. 5 ァコ タにおけるグリッチ発生と抑制法 72 第6章 並列形A/D変換器のLSI化

3. 4 結論 75 6. 1 序言 ¹²⁵

6. 2 画像帯域10ビットA/D変換LSI 125

第4章 並列形A/D変換器の高速化 6. 2. 1 ^{構成 125}

4. 1 F予孟 ^{77 6. 2. 2 特性評価 129}

4 2 コンノ々レ タの速度 80 6. 3 超高速8ビットA/D変換LSI 137

- 11 ^一 -lll-

6. 3. 1 構成 6. 3. 2 特性評価 6. 4 結言

第7章 結論

謝辞

参考文献

著者発表文献

- lV一

137 140 145

ーーーー 146

一一 149

ーー--- 150

ーーー ー 159

第1章序 論

1. 1

ディジタル信号処理とA/D 、 D/A変換

ショックレー、 バーディーン等の発明したトランジスタ[ 1 Jに端を発した、 半導体デ バイスは1960年代後半からのIC(Intcgratcd Circuit)時代、 1970年代前半からのLSI (Largc Scalc Intcgration) 時代、 そして1980年代に入つての超LSI時代へと急速な進

歩を成し、 その社会的に及ぼした影響の多大さは計り知ることができない。 中でもメモ リ、 マイクロプロセッサに代表されるディジタルLSIの出現は、 集積回路の集積度と機 能を大幅に向上させ、 数多くの電子機器の進歩に大きな貢献をした。 そして、 今後もディ ジタルLSIの高集積化の波はとどまることなく進展し、 サブミクロンの加工精度を持つ、

超LSIの時代を迎え、 さらにディジタル処理 技術の実用性は益々高まりつつある。

一方、 自然界に於ける情報量の大半は時間的及び量的に連続的なアナログ情報であり、

これをそのままの形で処理することは精度、 速度においてディジタル情報での処理に比 べて不利であることはいなめない。 したがってアナログ情報とディジタル情報との聞を 結ぶものとして A/D変換器、 D/A変換器の役割はきわめて重要であり、 これらは電子機 器の高性能化のキーデバイスであると言える。 そのためA/D変換器、 D/A変換器は従来 から多くの変換方式が提案され、 機器が必要とする情報量の増大に伴い、 高分解能化及 び高速化の研究が行われている。 特にA/D変換器はD/A変換器と比較して構成が複雑で、

高速化及び高分解能化が困難なため精力的に多くの研究が行われている。

1. 2

画像信号のディジタル処理

画像信号のディジタル化は1960年代にその端を発し[2J、 その後のコンビュータの発 展により進歩した。 当初は主に人工衛星からの画像の復元や、 符号化等、 一部の産業用 途に限られていたが、 民生用に利用しようとの動きが1970年代後半 になりマイクロプロ セッサやメモリ等 LSI技術の進歩により急速に進んだ。

1981年、 西独の半導体メーカITTIntcrmctall社がテレビジョン受像機用のディジタ

ル画像処理用LSl[ 3 Jを発表した。 このLSIはテレビジョン信号のコンポジット映像信号 をディジタル変換し、 画像処理を行った後再びアナログ信号に戻して表示するという概 念を具現化したものであった。 このLSIは世界中のテレビ ・ メーカや半導体メーカに大

きなインパクトを与え、その後の画像機器のディジタル化を加速するきっかけとなった。

現在我が国では、ディジタル処理を用いた高画質テレビジョン方式として、 IDTV(Impr­

ovcd Dcfinition TV) 、EDTV(Extcn dcd Difinition TV)、HDTV(High Dcfinition TV)の 3方式の商用化が実験検討されており、近い将来すべてのテレビジョン受像機、 ビデオ

テープレコーダがディジタル化されると予想される。

また一方、 両像機器は情報システムの入 出力デバイスとして重要な位置を占めており、

画像信号のディジタル化技術は、 今日の情報化社会にとって必要不可欠な要素技術とな りつつある。

したがって、画像信号を変換することのできる高速のモノリシック A/D変換LSIの実 用化が、 切望されている。

1. 3 画像用A/D変換器に要求される性能

本節では、画像信号帯域A/D 変換器に対する応用面からの要求について述べる。 広義 の画像用としては、現在の商用テレビジョン信号用(NTSC、PAL方式)と将来の高品位TV システムやコンビュータグラフィックス、 医療用静止画等の高画質用とが考えられ、 そ れぞれに要求される速度、 精度が異なる。 本節では現行の商用テレビジョン信号(NTSC

PALテレビジョン信号) 用と高品位TV用の超高速タイプとに別けて、 A/D変換器に要求 される性能[4J[5Jを考察する。

1. 3. 1 現行商用テレビジョン信号帯域用A/D変換器

まず現行の商用テレビジョン信号であるNTSCテレビジョン信号帯域で要求されるA/D 変換器の基本的な性能を考察する。 A/D 変換器の基本的な特性は分解能、 変換速度、 入 力信号帯域で決まる。 以下、JI慎に上記3項目での要求性能についてまとめる。

通常のテレビジョン信号のA/D変換は、2 �3回の A-D→D-Aの繰り返しを考えた 時 は 8ビットの分解能で十分であるといわれている。 8ビットの A/D変換器の量子化雑音 による信号対雑音比S/NQ が理想的には49. 8dBであり[6 J、実際のデバイスでも48dB程 度の値が得られる。 しかしながら、4 �5回以上の変換の繰り返しを行う システムでは

誤差の累積のために、さらに1ビット加えて 9ビットが必要となる。

-2-

また、テレビカメラの出力を直接ディジタル化することを考えた場合には、 ガンマ補 正といわれる非直線性補正が必要となるために、2 �3 ビット分解能を高めねばならな い[7J 。 したがって、放送用機器等に使用する場合は、 最低でも10 ビットのA/D変換器 が必要になる。

次に変換速度(サンプリング速度)について述べる。 ビデオ信号(商用テレビジョ ン 信号) のA/D変換を惣定した場合、 通常、 色副搬送波(fsc )の�)倍または4倍のサン プリング周波数が用いられる。 ただし、 高度の演算処理を行うことを考えた場合には4 fsc の方が都合がょいとされている[8 J。 したがって、NTSCの時には14.32MHz( 3.58

x 4 )、PAL 方式での適用を考慮に入れれば、17. 72MHz (=�. �3 x 4 )でサンプリング ができれば‘、現行のビデオ信号のA/D変換が可能となる。 したがって、 A/D変換器とし ては、性能的な余裕を見て、20MHz のサンプリング周波数、すなわち変換速度 20Mサン プル/秒(以下MS/sccとする) というのが、 ビデオ信号用としての目標となる。

次に要求されるアナログ入力信号帯域について述べる。 サンプリング定理から見れば、

サンプル周波数の1/2までの周波数の入力信号が正確にディジタル化され、 再現できる ことが理想であり、波形記憶装置等の計調IJ器への応用にとっては望ましい性能であるが、

これを満足することはかなり困難である。 現実のデバイスでは、 入力信号周波数が高く なるにつれて S/れが劣化することは避けられない。 したがって、 前述したようにアナ ログ信号周波数とサンプリング周波数との関係を4倍として、5MHzまでは、 S/NQ の周 波数特性がフラットであることが必要である。

すなわち現行の商用テレビジョン信号に用いるA/D 変換器の要求性能は、 分解能10ビッ ト、変換速度20MS九cc、 入力信号帯域5MHzとなる。

1. 3. 2 高品位映像信号帯域用A/D変換器

一方、 走査線1125本の高品位テレビジョン 方式はベースパンドが 30MHz、 伝送帯域は

20MHzである。 また、受像機側についても、現在実用化が検討され、 実験放送が行われ ているMUSE[9Jと呼ば、れる帯域圧縮方式でも8M.Hzの信号帯域を必要とする。 したがって、

高品位テレビジョン信号を複合信号のまま変換しようとすれば変換速度は 100----120MS/

scc 、 入力信号帯域は30� 4011Hzが必要である。 またMUSE 方式のエン コ ダ(受像機) 用の場合においても、変換速度は40MS/scc、 入力信号帯域はIOMHzの性能を実現しなけ ればならない。 なお分解能に 関しては取り扱う周波数帯域とは無関係であり、 得られる

-3-

信号対雑音比S/れ により決められためNTSCテレビジョン信号用 の場合と同様で、 8�

10ビットが要求される。

したがって、 高品位テレビジョン信号帯域用A/D変換器に対する要求性能は、 分解能 8�10ビット、 変換速度12 0MS/scc 、 入力信号帯域40MHzと考える。

1. 4 画像用並列形A/D変換LSI

以上の要求性能を満たす画像用A/D変換器を実現する可能性が最も大きい変換方式は 第2章に詳述するように並列形 と直並列形であり、 なかでも原理的に巌も高速化が円T能 な方式は並列形 である。 しかも並列形はサンプル ・ ホ ルド回路を必要とせず、 調整が 不要でモノリシック集積回路化に適している。 ただし、 8ビットで 255個、10ビットで は1023個ものコンパレータを集積しなければならないという欠点があり、 素子の微細化 と低消費電力化が今後の課題である。

素子の微細化は高速化、 低消費電力化の点では都合が良いがデバイス寸法の相対的な 加工精度の低下を招き、 デ‘バイス特性の精度を低下させる。 したがって、 前述の要求性 能を満足するA/D変換LSIを実現するためには、コンパレータ回路をはじめとする各回

路に用 いるデバイスの高速化と高精度化を行わねばならない。 トランジスタの目標性能 としては、精度の点では第3章に詳述するようにベース ・ エミッタ間電圧Hいトが0.5 mV 以下、 また速度の点では遮断周波数fr は5 GHz以上が必要である。 これまで開発され

ていたディジタル回路のための高速トランジスタ[10J-[12Jは、 fr が10GHz以上の高 速化は達成されているものの、 精度の点では�VBドが数mV以上であり、10ビットの分解能 を実現するには不十分であり、 上記性能の並列形A/D変換しSIを実現するためには高速 性と高精度を同時に満たすトランジスタの研究および開発が必要である。

しかしながら、 第5章で述べるようにトランジスタ高速化と高精度化を同時に行うこ

とは技術的に難しい課題であり、 高精度化のために速度はある程度犠牲にせざるを得ず、

100MS/scc以上の超高速タイプの実現には、コンパレータをはじめとする各回路の高速

化対策が必要である。

これらの点に鑑み、1978年より、 筆者等は松下電器産業(株)半導体研究所において、

並列形A/D変換器の高精度化と高速化の研究に着手した。 その成果として、 放送用 ビデ オ機器での信号変換が可能な10ビットの分解能の画像用 モノリシック高速A/D変換しSI および、ハイビジョン受像器など高品位映像信号に使用 可能な100MS/scc以上の超高速8

-4

ビットA/D変換LSIの開発に成功した。

1. 5 構成

本論文は、以上の研究成果をまとめたものであり、 7章から構成されている。

第1章は、 序論であり、 本研究の背景、 目的ならびに画像信号用A/D変換器に要求さ れる性能や、 そのLSIに使用 するバイポーラ ・ トランジスタに要求する特性など、 本論 文において検討しようとする課題について述べる。

第2章では、 画像用A/D変換器に適した方式について検討する。 まず従来から提案さ れているA/D変換方式を比較検討し、 各方式の特徴を明確にした。 ついで画像信号周波 数帯域において要求されるA/D変換特性と比較検討し、 モノリシック LSI化を考える上 で、 並列形が画像用 高速A/D変換器に最も適した方式であることを明らかにする。

第3章では、 並列形 A/D変換器の高精度化について検討する。 並列形A/D変換器の分 解能、 精度は量子化レベルに対応して設けられたコンパレータと基準抵抗により決定さ れる。 高精度化を達成するには、 これらの回路を構成するデバイスの特性を均一にする 必要があるが、 デノくイス寸法を微細化して、 高速化、 低消費電力化を図ろうとすれば製 造上の誤差、 いわゆるば、らつきにより、 デバイス特性が不均ーになり、 高精度化が妨げ られる。 そこで、 精度を決定する要因を評価するテストストラクチャを実際に設計 ・ 試 作して、 基準抵抗値およびトランジスタのベース ・ エミッタ問電圧の製造上のば.らつき がスタティック精度を劣化させること、 およびコンパレータの入力電流の存在が積分非 直線性誤差を起こすことを明らかにした。 その結果に基づき、 必要な分解能および精度 を確保するため、 直線性補償回路およびびコンパレ タ自体の高精度化を検討する。 ま

た、 信号遅延、 クロ ック漏洩、 デコーダにおけるグリッチの発生がダイナミック精度に 及ぼす影響について考察するとともに、 その高精度化のための対策を検討する。

第4章では、 並列形A/D変換器の変換速度について考察する。 まず理論的考察として、

分解能と変換速度との関係を表わすアパチャ一誤差に着目し、コンパレータにおいて変 換速度を決定する要因を解析する。 コンパレ タの速度解析では、 サンプリングにおけ るラッチ速度とラッチ解除速度に分けて計算を行い、 これらがコンパレ タを構成する トランジスタのベース抵抗、 接合容量、 遮断周波数および量子化すべき入力信号の電圧

差に依存することを明らかにする。 この考察結果に基づき、 高速で安定な3段構成のコ ンパレー夕、 またコンパレータに印加するジッタの少ないサンプリング用 クロック駆動

-5-

回路、 電流源切換方式の高速 デコーダ回路を提案し、 それらの 実験結果について述べる。

第5章では、 第3章、 第4章で考察した並列形A/D変換器の LSI化を実現するために

必要なバイポーラ ・ トランジスタの高精度化について述べる。 まず、 差動形コンパレ

タの 精度を決定するベース・ エミッタ間電圧の分散要因を解析し、 分散の 主原因がエミッ タ形成時の イオン注入によりエミッタ ・ ベース接合に誘起される結品欠陥で発生するリ ーク電流であることを明らかにする。 ついでこの 考察結果に基づき、 結晶欠陥がベース ・ エミッタ接合を横切らない構造の エミッタ自己整合形バイポーラ ・ トランジスタを新た に提案するとともに、 実際に設計 ・ 試作したデバイスの素子特性評価について述べる。

第6章では、 本研究の成果として実現した2つの 並列形A/D変換LSIについて述べる。

第1は、 商用テレビジョン用としての20Vサンプル/秒、 10ビットA/D変換器であり、

第2は、 将来の高品位テレビジョン信号帯域適用をめざした120Mサンプル/秒、 8ビッ ト超高速A/D 変換器である。 いずれもモノリシック・ バイポーラLSIにより構成した。

特性評価の 結果、 標本化速度、 入力周波数帯域、 直線性、 ダイナミック精度、 消費電力 の 各項目において、 それぞれ商用テレビジョン信号および高品位テレビジョン信号の ディ ジタル処理に必要な基準を満たす性能であることを確認した。

第7章は結論であり、 本研究の 成果を要約し、 さらに今後の研究課題について述べる。

- 6 ^-

第2章 LSIに適した高速AID変換方式

2. 1

序言

本研究の 主題は画像信号周波数帯域での高精度 A/D変換器を実現するための モノリシッ ク並列形A/D変換器の高精度化と高速化にある。 しかし、 この目的を実現するには、 並 列形A/D変換方式が唯一のアーキテクチャとは必ずしも言えず、 いくつかの A/D変換方 式可能性がある。 そ こで、 まず研究を行うにあたり、 これまでに提案されてきた各種の

方式の長所、 短所、 問題点を明確にし、 さらに、 これらの 各種A/D変換方式の特徴が集 積 回路の特徴とマッチングするか否かを検討する。 本章では、 まずA/D 変換方式の分類 とその定義 を整理し、 各種A/D変換器の特徴を明確にする。 つづいてその 結果および第 1章で論じた画像信号周波数帯域のA/D 変換器に要求される性能の検討結果よりモノリ シック LSIに適した画像信号帯域の高速 A/D変換方式について議論して、 本研究を進め る上での指針とする。

2. 2

A/D変換方式の分類

A/D変換方式の 基本的な形は1970年までに提案がされ、 それ以降の研究の 大部分は各 方式の モディファイングと高性能化に主眼が置かれてきた。

A/D変換方式の分類は必ずしも一義的ではなく、 各種の 方法があるが、 代表 的なもの

として1978年B. M.Gordon[I]によって行われたもの がある。 Gordonは積分方式、 並列方 式、 逐次比較方式、 デルタ変調方式の 4方式に主分類したが、 基本的には積分方式と比 較方式に大別できる。 またGordonの分類以降、 比較方式について多くの研究が行われ、

各種の 方式が増えた。 したがって、 本論文では比較方式を帰還比較方式と無帰還比較方 式の 2方式に分け、 かっ研究開発がほとんど行われなくなったデルタ変調方式を帰還比 較方式の1タイプとしてまとめ、 表2-1に示すように分類する。

7-

表2- 1 A/D 変換方式の分類

一

方式 形

一一一

ランプ計数形

V-T変換β式 シングル ・ スロープ積分形

積分方式 2重積分形

V-F変換方式 電荷平衡形

帰還比較方式 逐次比較形

追従比較形(デjレタ変調形)

比較方式

並列形(フラッシュ形)

無帰還比較方式 直並列形(サブレンジ形) 直列形(縦続形

2. 2. 1 積分Jj式

積分方式はchargc rcplaccmcnt structurcともいい、 いくつかの種類があるが、 最初 のものは1948年にB.M.Olivcr等[2Jの発明であるランプ計数形に遡る。

積分方式の分類としては1980年に長橋[3Jがおこなったものが最も体系的であり、 シ ンプルである。 長橋は基本的に表2- 1に示すようにV-T変換方式とV F変換方式 に分けた。 V-T変換方式は、 入力アナログ電圧Vに比例したゲート時間Tを発生させ、

Tの期間だけ基準クロック数を計数し、 ディジタル量とするものである。 この方式には ランプ計数形、 シングル ・ スロープ形、 2重積分形等がある。 これに対して、 V-F変 換五式は、 入力電圧に比例したパルス数Fを発生させ、 一定の時間だけゲートをかけて、

このパルス数を計数する。 この方式の代表的なものは電荷平衡形である。

積分方式は高精度化が容易で16� 18ビットという高分解能も実現されている。 主な用 途は高精度が要求されるディジポル等の計調1]器である。 しかし、 最も低速のA/D変換方

-8-

式であり、 |珂像用には不適当である。 標本化周波数は最大でも数kHz程度である。 積分 方式で画像帯域のA/D変換器を実現するには各回路を構成する素子の速度を3桁以上あ げて高速にしなければならず、 シリコンデバイスでは現状不可能といってさしっかえな い。 したがって、 ここでは詳細な考察は行わない。

2. 2. 2 比較方式

一方、 比較方式には、 原理的に帰還比較方式と 無帰還比較方式の2種類がある。 帰還 比較方式は、 D/A変換器を内蔵し、 入力アナログ信号と、 D/A変換器の出力とを比較し、

D/A 変換器の出力を入力アナログ信号に一致させるように動作する五式である。 このタ イプには逐次比較形と追従比較形がある。

無帰還比較方式は、 アナログ信号のレベルを、 要求する分解能を満足する数に細分化

して、 このレベルにしたがってA/D変換を行うものであり、 フィ ドバックループを持 たないことが特徴である。 この方式には、 並列形(フラッシュ形)、 直列形(縦続形)、

直並列形などがある。

帰還比較方式は無帰還比較方式に比べて、 高精度化においては優るが、 高速化で劣る という特徴がある。 画像処理用としての高速度という点にのみ注目すれば、 無帰還方r が有利であるが、 帰還方式は構成が簡単で少ない素子数で実現できるという利点もあり、

検討に値するものである。

( 1 ) 逐次比較形

帰還比較方式のなかで最も代表的なタイプは逐次比較形である。 逐次比較形A/D変換 器の画像信号ディジタル化への応用については、 IC化の研究が1967年には行われたが、

変換方式そのものの発明は1953年のH.R. Kajscr等による米国特許[4Jまで遡ることがで きる。 逐次比較形は従来A/D変換器のなかで最もポピュラ で多く採用されてきた技術 である。 比較的高速化が可能なこと、 しかも構成がシンプルで高精度化も可能であるの がその理由である。 特に中速、 高精度というその特徴から、 音声帯域等、 中速領域の A/D 変換器の方式として利用されてきた。 現在のディジタル ・ オ ディオ用のA/D変換

器はほとんどこの}j式である。

9

直列ディジタル

出力 シーケンサ クロック入力

音声帯域でのIC化の研究は早くからおこなわれ、 1978年には13ビットのモノリシック A/D変換ICの開発が報告されている[5J 。 そして、 画像用に適用しようという研究も既 に1967 年には)1. B. Rudin等[6 J によって試まれた。 Rudin等はそれぞれにIC化されたノくッ ファアンプ、 コンパレー夕、 レジスタアレイ、 D/A変換器を組み合わせて構成したサン プリング速度1 )1Hz 、 8ビット精度の逐次比較形 A/D変換器の研究を行った。 この研究 が、 モノリシックではないが、 本格的にICを用いた A/D変換器の最初の研究である。 そ の後、 198 0年から1981年にかけて、 P.H.Sau1等[7 J[8Jによる8�10ビットの標本化速度 10MS/sccのLSI化の計画が示された。 しかし、 トランジスタの性能から理論通りの速度 と精度を確保することは困難であり、 実際の試作実験は行われず、 今日まで実用化には

至っていない。

保持用レジスタ スタート1'\ルス

3

8 タル出力

10 9

逐次比較形には電流比較形と電圧比較形があるが、 一般的には電流比較形が高精度化 が図れ、 使用されことが多い。 基本的には、 図2-1に示すように、 コンパレ タ(比較 器)、 D/A変換器、 逐次比較レジス夕、 基準電圧発生回路、 クロ ック発生器から構成さ れる。 変換が開始されると、 まず逐次比較レジスタの最上位ビット(VSB )をオンし、

D/A変換器の出力をフルスケール( FS)の 1/2にし、 アナログ入力電圧と比較する。 入 力電圧が 1/2FSより大ならば、、 KSBをオン状態のまま、 小ならば、 オフにし、 次の下位 ビットをオンにして比較する。 この操作を順次最下位ビットまで繰り返し、 逐次比較レ ジスタの各ビットのオン(" 1" )、 オフ(" 0" )を決定し、 ディジタル出力とする。

したがって、 分解能(ビット数)の数だけ動作を繰り返すことにより変換を行うため に、 積分方式に比べて、 遥かに高速度が実現できることになる。 しかも、 前述のように 回路形式が比較的簡単で分解能を増しでも、 素子数がさほど増えないことと、 精度を決 定する要因が内蔵 D/A変換器および単一のコンパレ タの精度であるために、 比較的高 精度化が可能である。

しかしながら、 画像用としての高速にするにはまだいくつかの問題点が残っている。

なんとなれば、 D/A変換器のセトリング時間で変換時間がほぼ決定され、 しかも、 ビッ ト数と同じ回数だけ比較を繰り返すため、 たとえば8�10ビットであれば、 変換速度の 10倍程高速のクロ ックで各回路ブロ ックを動作させる必要がある。 したがって、 画像帯 域を満足する20MS九cc、 8ビットのA/D 変換器を実現するには、 約20 0KHzのクロ ックで 逐次比較レジスタ等を動作させ、 かっ、 内蔵D/A変換器のセ卜リング時間が5_n scc 以 下でなければならない。 これは必ずしも不可能ではないが、 当面のデバイス技術ではか なり困難である。 まして、 lOOMS/scc の超高速A/D変換器の実現性は乏しいといえる。

D/A変換器

図2-1 10ピット逐次比較形A/D変換器のブロック図

アナログ入力

コン1'\レータ

基準抵抗

デコーダ

ディジタル 出力

••••••••

負の基準電圧

図2-2 並列形A/D変換器のプロック図

- 10^-

( 2 ) 並列形 さくして高速化できる、大幅な小形化、コストダウンが可能である等の利点が多く、モ ノリシック化の研究が精力的に開始された。

このような状況下、 1979 年の1SSCC (1ntcrnational Solid-Statc Circuits Confcr­

cncc)で最初のモノリシックの並列形A/D変換器の2編の論文が発表された。 そのうち の1編は1. G. Pctcrson[ 13][ 14 ]によるもので、標本化速度 35!IS九cc で8ビットの分解 能を有している。 素子の構造はコレクタ拡散プロセスにより高速化を行なったバイポー ラLS1 である。 この研究は8ビットという一般の画像信号を取り扱うことにおいて十分 な分解能を持つA/D変換しSI を実現したことで大きなインパクトを与えた。 しかし消費 電力が 2.5Wと大きく、課題を残した。

他の1編の論文はA.G. _F. Dingwall[15][16Jによる。 Dingwallはこの論文のなかで、こ れまでにないCKOS(Complcmcntary Mctal Oxidc Scmiconductor) トランジスタによる電 荷平衡形のコンパレータを使って高速の並列形A/D変換器が実現できることを示した。

このコンパレータは差動形のコンパレータと異なって、差動トランジスタの特性ぱらつ きがオフセット電圧誤差を発生することがなく、スタティ ック精度を向上できる利点が ある。 試作したA/D変換器は標本化速度 15 MS/scc 、6ビット分解能で、消費電力は40 mWであり、低消費電力をめざしたものである。

この2件の論文が本格的な画像帯域A/D変換LSIの研究の先がけとなり、以後この研 究をきっかけにして1980年代の並列形A/D 変換器の研究および実用化が急速に進展する ことになる。 1982年には画像用としては画期的な10ビット分解能を持つ、標本化速度20 IlS/sccの並列形A/D変換LS1が筆者等によって開発された[17 J。 さらに高速化の研究に ついては、まず、1980年に6ビットで100MS/scc の研究がG.Emmcrt等によっておこなわ れた[18 J。 その後、8ビット化への研究が筆者等[19 J[20Jによってなされ、標本化速度 120MS/scc の本格的な実用レベルの超高速8ビットA/D変換しS1が開発された。

並列形は、これら無帰還比較方式のなかでも、原理的に最も高速化が可能なタイプで あることは、従来からよく知られている。 方式そのものの提案は古く、19 56年の R. Staffin 等[9 ] の発明による特許まで遡ることができる。 並列形A/D変換器の基本構

成を図2-2 に示す。 変換方式は極めて単純で、図に示すように、比較器(コンパレータ) を 2N 1 個(Nは分解能)並べて、 入力アナログ電圧がどの比較レベルにあるか1度に 判別する。 したがって、変換速度は比較器の速度で決定され、 しかも1段だけであるか ら、あらゆるA/D変換方式の中で原理的に最も高速である。 しかし、最大の欠点、は高精 度、高分解能を実現するには数多くの比較器を必要とすることである。 しかしながら、

近年の集積回路の微細化技術により同一特性の回路を大量に集積することが可能になり、

並列形では、その利点を最大限に生かすことができる。

並列形による最初の画像信号帯域のA/D変換器の実験は1961年に天野[ 101によって行 われている。 エサキダイオードを用いたサンプリング速度10KHz 分解能 3ビットの並列 形A/D変換器で、 7個のエサキダイオードのコンパレータと無接地形ダイオート対凶路 のエンコーダバッファから構成されている。

画像帯域A/D変換器のモノリシックIC化をめざした最初の研究は、1972年にD. R.

Brcucr[IIJによって行われた。 ダブルベース構造のバイポーラトランジスタを用いて、

ストロープクロック速度100llHzのモノリシックコンパレータを試作したもので、 3ない し4ビットの並列形A/D変換器を実現しようというものである。 しかしながら、A/D変 換器全体のモノリシック化はなされていなかった。 消費電力は1コンパレータ当り25 0 mWであるため、2N 1 個(N は分解能)のコンパレータを必要とする並列形A/D変換器 の高精度化は困難であった。 この問題を解決すべくコンパレータの消費電力を低減する 研究が1976年にR.A.Nordstrom [12Jによって行われた。 遮断周波数f ¹ =3GHzのバイポー ラ・ トランジスタを用いて1個のコンパレータで32mWを実現している。 分解能 4ビット のA/D変換器を試作し、実験を行っている。 コンパレータの精度は8ビットが確保され ている。 しかし、このコンパレータを用いて並列形A/D変換器を構成すると、まだ8ピッ ト分解能で8W以上、10ビッ卜分解能では32W以上の消費電力を必要とする。 一応、こ こまでの研究は個々のコンパレータを1C化しただけで、A/D変換器全体をモノリシック IC化してはいなかった。 モノリシック化のためにはコンパレータの低消費電力化のほか に、トランジスタとプロセス整合性が良い高精度基準抵抗を実現する必要がある。 しか しながら、集積化することによって各素子の特性ぱらつきを抑制できる、 配線遅延を小

( 3 ) 直列形(縦続形)

この方式はグレイコード出力の信号折り返し回路を分解能(ビット)の段数だけ直列 に接続し、 不帰還で順次最上位ビットからディジタル変換していくもので、 並列形ほど ではないが、高速化が可能な方式である。 モノリシックではないが、中規模の集積回路 をいくつか組み合わせて、この方式による画像帯域の8ビットA/D変換器を実現しよう とする最初の研究がU.Ficdlcr 等[21 ]によって19 79 年に行われた。 被変換アナログ信号

qL 内〈U

は5MHzを目標とした。 その後. R.A. Blauschild[22Jが1983年にこの方式でサンプル・ ア ンド・ ホ ルド回路までも内蔵したLSI化を行った。 これが最初のLSI化した直列形

A/D変換器である。 分解能は8ビットで、標本化周波数は2 0MS/scc であった。 図2-3 にR.A.Blauschildが行った直列形A/D 変換器のブロ ック図 を示し、図2-4に主な構成要 素である絶対値目路を示す。 この直列形 A/D変換 LSIは7段の直列に接続された絶対値 回路と比較器およびサンプル・ アンド・ ホ ルド回路で構成されている。 各絶対値回路 は図 に示されるようにエミッタ結合の差動回路と差動形のエミッタホ口ア回路とで構成 されていて、 Vo =21V1 ーし|という入出力特性をもっている。 したがって、図2-3 のように、各々の絶対値目路の一方の入力にフルスケールの 1/2 の基準電圧を与えるこ とによって、MSBからLSBまで入力信号と基準電圧との差を2倍増幅しながら比較器に 信号を送る動作を繰り返し、順次変換 を行っていく。 この時のディジタル出力はグレイ コードになる。

U. Ficdlcr およびR.A.Blauschildの研究は、バイポ ラ・ トランジスタを用いたもの

アナログ入力

サンプリング・ クロック 絶対値目路

BIT2

コンHレータ

図2-3 Blauschildによる直列形(縦続形) ND変換器のプロック図

であったが、198 5 年に東原等[23Jによって、CM.OSを使って、消費電力 15 0mWの直列形 のA/D変換LSI を実現しようという試みが行われた。 8ビット精度で30llS/sccを実現で きる見通しを得ている。

これら直列形 の特徴は、構成要素が分解能の数- 1の絶対値回路と分解能の数のコン パレータ(比較器)および1個のサンプル・ アンド・ ホールド回路だけという少ない素 子数で構成できるにもかかわらず、かなりの高速化が可能ということである。 逐次比較 形と同様に分解能の数と同一回(NビットであればN 回)の変換処理を行う必要がある が、逐次比較 形に比べて、D /A コンバータが無いためにD/Aコンパータのセトリング時 間による速度の低下がないこと、および東原等が提案したようなパイプライン方式[23J による高速化が図 れるなど、逐次比較形 よりも高速であり、画像帯域での設計が可能で ある。

しかしながら、高精度化に欠点がある。 前述したようにMSBから順次、絶対値回路に

よって基準電圧との差をとりながら2倍増幅 をおこなっていくために、A/D変換器とし ての精度は各絶対値回路の精度によって決定され、かつそれらの累積となる。 したがっ て、上位ビット側の絶対値回路の直線性と2倍の増幅器回路の精度を十分に確保しなけ ればならない。 特に最上位ビット(MSB)は目的の分解能の精度を満たさねばならない。

例えば、1/2LSBの精度を確保するとして、8ビットならばO.2旬、10ビットであれば0.05 部以下の直線性ならびに増幅率精度が必要である。 この課題を実現することは原理的に は可能であるが、現実には高速動作と同時に満足しなければならず、 10ビットとなると

Vo

I V1・V21

Vx

Vo V2

11 12

図2・4 直列形A/D変換器の絶対値回路

A斗ゐ 「hd

レジスタ

8ビット ディジタル 出力 現在の技術レベルから、またその進歩の動向を勘案してもかなり困難であると予想され

る。

( 4 ) 直並列形 ^{アナログ入力}

画像用として、 近年多くの研究開発が行われ始めたものに低分解能の並列形A/D変換 器を数段組み合わせる直並列形がある。 1978年のB.M.Gordonの分類では、この分類は独 立しておらず、 並列形の中に含まれている。 すなわち、 従来この 方式の基本技術は並列 形と同一であるとされてきたが、低素子数、低消費電力をめざして新たな研究対象となっ てきている。 図2-5に示すのが基本的な直並列形 A/D変換器の概略図 である。 直並列形 は完全並列形に比べて高速性で劣るが、 素子数を少なくでき、 大チップ面積を必要とし ない利点があり、 低コストを要求される民生用としては将来有望であると考えられ、 画 像帯域のA/D変換器の実現を目指して1980年代に入り、 多くの研究が行われ、 新た な提 案が なされた。

4ビット並列形

ND変換器

上位4ビット

なかでもR.J. van dc Plasschc 等やT. Sckino等は従来から提案されていた図2 5に示

されるような直並列形はサンプル ・ ホールド回路や D/A変換器、 減算器を必要とするが、

それらが誤差の原因になるとして、これ らの回路をできるだけ用いない方式を提案した。

R. J. van dc Plasschc 等は、 カスケード構成の折り返し回路を 利用し、まず1979年に7 ビット[24J、 ついで1984年には折り返し回路を二重にして改良加え高精度にした標本化

速度20MS/scc の8ビットA/D変換LSI[25 Jを試作、発表した。 1982年にT. Sckino等

[2 6Jは、3個のトランジスタ で構成したプライマリ一 ・ コンパレータ(一次比較器)を 量子化の数(この場合は8ビットであるので256個)設け、これを従来の D/A変換器と 減算器の代わりに用い、 回路の安定性を得て、 誤差を少なくした。

しかし、その後内蔵D/A変換器に抵抗アレイを用いるなど、 精度を上げる工夫を行っ て、 従来の直並列形の高速化、 高精度化研究が多く行われた。 1985年にはA.G. F. Dingw­

all等[27Jによる標本化速度8Mサンプル/秒の8ビット、1988年にT.Shimizu 等[28Jに よる20MS/scc の10ビット、 同じく1988年に1.Matsuura等[29]による20MS/scc の8ビッ ト、1989年に)(.Ishikawa等[30JおよびN.Fukushima 等[3 1Jによる40MS九cc の8ビット と相次いで成果が発表された。

前述のように、 直並列形は並列形から派生し、かなりの高速性を持ち、少ない素子数 と低消費電力化という点で特徴があり、 将来の民生用、 画像帯域のA/D変換方式として

4ビット並列形

ND変換器

図2-5

8ピット直並列形ND変換器

-16- ^勺d

表2-2高速A/D変換方式の主要性能比較

特性項目 変換速度 分解能 消費電力 素子数

llS/scc bit W/chip Tr/chip

民生画像興理問A/D 20 (NTSC) 10 く2W

変換器の目標仕権 100 (HDTV) 8 く2W

逐次比較形 10(未達成)

50kS/scc 13 1 W ~数千

(オーディオ帯)

並列形 20 10 1.8W 40，000

120 2 I 4， 000 2

直列形 20 0.51 ~数千

30 8 o. 15t'

(CllOS)

直並列形 20 10 _O. 9 � 1 0，000

40 O. 6

-18

チ7プサイズ

mm2

90. 16 32. 25

12.6

25 13. 76

は有望である。

2. 2. 3 各A/D変換方式の特徴のまとめ

以上のように分類した各種A/D変換方式の中で画像帯域用の高速 A/D変換器として可 能な逐次比較形、 並列形、 直列形、 直並列形の4方式について、 特徴の比較検討を行う。

表2-2はこれら4方式について、 画像処理用A/D変換誌として実現された主要性能の 比較一覧である。 逐次比較形は高精度であるが最も低速であり、 並列形は逆に最高速を 達成できるが、 高精度化のためには消費電力、 素子数が多くなる。 直列形、 直並列形は 逐次比較形と並列形の中間的な特徴があるが、 前項で検討したように、 直列形は10ビッ ト以上の精度を実現するのにかなり困難であると言わざるを得ない。 高速、 中精度、 低 消費電力では直並列形の 方が直列形よりも有望であると言える。

2. 3 議諭および結誼

本章では、 画像信号への応用を考えたモノリシック並列形 A/D変換器の高速化と高精 度化の研究にあたり、 まず A/D変換方式の分類をしてそれらの特徴を明らかにした。 本 節では、 以上の考察結果、 および第1章で述べた画像信号用A/D変換器に要求される性 能から、 モノリシックLSIに適した画像信号帯域の高速A/D変換方式をまとめ、 本研究 の進め方を結論づける。

まず、 逐次比較形は低速状態で10ビット以上の高精度を達成するには最も有利である が、 最も低速であり、 20MS/scc以上の高速変換を実現するには各要素回路ブロ ックをす べて 200llHz以上の高速クロックで動作させ、 かっ内蔵D/A変換器のセトリング時間を 5n

scc 以下にしなければならない。 これは必ずしも不可能ではないが、 デ、バイスの高速性 と精度の両立ならびに高速クロ ックによるノイズ対策を考えると実現はかなり難しい。

まして100llS/scc 以上の超高速A/D変換器の実現はIGHz以上の高速動作とlnscc 以下の セトリング時聞が必要であり、 極めて困難である。

次に、 直列形(縦続形)は構成が極めてシンフルで、 必要素子数も少なく、 低消費電 力でLSI化にと っては魅力的であるが、 B1auschic1d の 論文でも議論されているように 絶対値回路の高精度化が難しく、9� 10ビットの高精度を実現するのはかなり困難であ

-19-

ると言わざるを得ない。 むしろ低消費電力タイプでは直並列形の方が高精度化が可能で、

直列形よりも有利である。

したがって、 画像信号帯域用のモノリシックA/D変換LSIを実用化できる可能性が最 も高いのは並列形と、 並列形の変形方式である直並列形の2方式である。 このうち、 直 並列形は100MS/scc 以下の速度については、 十分可能性があり、 低コス卜、 低消費電力 という点で、 並列形(全並列形)よりも有利であるが、 データ処理が複雑になる分、 高 速化には不利である。 これに対し、 並列形には分解能を上げると指数関数的に比較器の 数が増える課題があるが、 これは、 デザインル ルの微細化の進展とともに問題ではな くなると考えられる。 また、 直並列形は、 並列形をベースとしており、 並列形の高精度 化、 高速化の研究を行うことは、 直並列形の高性能化を進めることにも貢献する。

以上の考察により、 筆者等は高速変換を要求される画像用高速 A/D変換器の実現のた め、 並列形 A/D変換器の高精度化とより一層の高速化の研究に着手した。

第3章並Jlæ AID変換器の高精度化

3. 1 序言

本章では、 第1章ならびに第2章で要求性能を述べた画像用高速A/D変換器の分解能 を実現するために、 並列形A/D変換器の分解能と精度に関し、 それらを決定する諸要因 について、 実際に評価用のテストストラクチャを設計試作し、 その問題点について論じ る。

分解能(rcs01ution)と精度(accuracy)は同様の意味で用いられることもあるが、

正確には定義が異なる。 分解能は A/D変換器の量子化の数を表わすもので、 各々のA/D 変換器が持つ設計上の固有の変換のビット数である。 これに対し、 精度は実質の変換能 力を表わし、 同}分解能の変換器によっても、 実際の変換精度には差が生じることがあ る。 したがって、 精度は有効分解能と定義できる。

精度は入力信号が直流であるスタティ ック精度と入力信号が高周波状態でのダイナミッ ク精度に分けることができる。 実際の使用に際してはスタティ ック精度だけではほとん

ど意味が無く、 ダイナミック精度も確保しなければならない。 またA/D変換器の精度を 解析する上では、 スタティ ック精度とダイナミック精度を分離して考察することは劣化

原因を単純化して明らかにすることができ、 都合が良い。

本章では、 まずコンパレータと基準電圧発生抵抗における素子特性がスタティ ック精 度に与える影響を考察し、 このスタティ ック精度を向上するために考案した直線性補償 回路について述べる。 続いて、 ダイナミック精度について考察し、 特に、 入力信号パス での遅延及びサンプリング ・ クロ ック漏洩がダイナミック精度に与える影響を考察し、

その対策について議論する。 図3-1に以下の考察の対象とする最も基本的な8ビット並 列形A/D変換器のブロ ック図を示す。

3. 2 スタティ ック精度に関する考察

特殊な場合を除いて、 通常A/D変換器は直線変換特性を有するように設計される。 し たがって、 高精度を実現することは優れた直線性を実現することである。

直線性には図3-2に示すように大きなうねりを表わす積分非直線性(intcgral non1- incarity)と、 ステップの正確さを表わす微分非直線性Cdiffcrcntia1 non1incarity )

ハUn乙 円/臼

R 3. 2. 1 積分非直線性 R

とがある[_I ]。 当然ながら、 これら直線性はスタティ ック精度、 ダイナミック精度いず れの場合も共通であるが、 ダイナミック精度に関しては次の節で考察することとし、 こ

こでは、 まずスタティ ック精度について考察する。

A/D変換器が固有の分解能で正しく変換するための必要なスタティ ック精度としては 厳密には士o LSBであるが、 実用上の許容範囲は::t 1/2LSB程度である。 したがって、 ス タティ ック精度に要求される値は、 入力信号のダイナミックレンジを2. 048Vとすると、

8ビッ卜では+4mV 、 10ビッ卜では::tlmV である。

VRT VIN

R

R

0 7

DiD

以下、 上記の3項目について考察する。

R

R

R

( 1 )基準抵抗値のばらつき R

る。

クロック ドライ1\ー

コンパレータを/くイポーラトランジスタで構成する高速並列形A/D変換器においては、

その基準抵抗は、 次項で詳しく検討するように、 コンパレータ入力電流の影響を最小限 にするために、 最も低い抵抗値が得られる配線用のアルミを用いることになる。 したがっ て、 実験およびA/D変換器の試作に用いた基準抵抗の材質は通常のLSIの配線プロセス によるシリコンの含有率1.仰のアルミ ・ シリコン合金で、 形成方法は、 スパッタ法であ

図3-1 8ピット並列形ND変換器のプロック図

基準抵抗のばらつきはLSIの製造プロセスに大きく依存しており、 抵抗精度を決める ものとしては、 抵抗体の膜厚、 パタ ン幅及び比抵抗であるが、 図3 4に示すように、

テストパタ ンを用いてそれぞれを実測した結果、 ウェーハ内でのパタ ン幅の変化は 無視できる程度であり、 膜厚と抵抗値の相関が非常に強い。 また比抵抗のばらつきもア ルミ ・ シリコン合金の薄膜抵抗では極めて少ないと考えられ、 このことから、 主に膜厚 により抵抗値が変化することが確認された。

ここでは、 膜厚の変化に対する積分非直線性の推定を行う。 並列形A/D変換LSIの基

-22-

円ぺUつ臼

チップの形状をで ンは、 通常、 製造歩留まりやチップの強度を考慮して、

準抵抗パタ

きるだけ正方形に近い形にするため図3-3に示すように折り返しパターンに設計される。

の例は8ビット のテストパターンを考える。 図3-3

したがって、 以下の実験では図3-3

の場合で、 縦方向に32個の抵抗が直列に接続され、 横方向に891J並んでいる。 この配列

はチップの大部分の面積を占めるコンパレータのレイアウトに依存するが、 通常は、 縦 ランダムな分布を仮定す もしくは縦16、 横16程度になる。 膜厚の分布は、

32、 横8、

ウェ/、- ある方向になだらかに変化して いる傾向を示すことが分かったL2 ]。

そこで、 図33において、 分解能を一般化するために、 縦方向の抵抗数をM 、 横方向 (下端の膜厚が上端 さらに膜厚分布において、 縦方向の変化率をa

の列数をCとする。

微分非直線性誤差

テストパタ ンによる実験の結果、

全面の緩やかな膜厚の変化が分割されたチップ内では、

LlnR召え-qh」、恥

ることは影響が少ない上に実際的でない。

(右端の膜厚が左端の膜厚 とし、 横方向の変化率をb

の膜厚に対してa だけ変化する)

V，: 11とすると、

とし、 全直列抵抗の両端の電極を各々VH1、

に対してbだけ変化する) アナログ入力電圧

および:2nt1 (nニ0，1， 2， 3…C/ 2 1 )列目の、 上からm V1: 1但1]より2n (n= 1， 2， 3…C/2 )

積分非直線性と微分非直線性

( 3-1 ) ( m=I-M)番目の抵抗体の膜厚は次式で表わされる。

2.b'n

・(1 +一一一 ) C

ここで、 dsはVi{'[ における抵抗体の膜厚である。

R ) は次 VIl1からの順番を示す。

(3- 2 )

、、，ノ・司A〆，、、JU J/j v''「」=4.‘4噌A 、tj・'i〆，‘、、ιo r'J 円/】「J=‘4・ti

V1: 1の順に並べ変えたのもので、

R )は次式となる。

したがって、 非直線性誤差AV，: (

(3 3) E

V1: ， ) 一一一一ー₂

N

(V，: 11一

R ) V 1: ( R )

t.VIi

a'm

= d(2n十I.m )=ds.(l+一一一) M d(2n， m)

V 1: ( とすると、

R ) ここでEはコンパレータおよび基準抵抗の 一方、 各コンパレ タに入力される基準電圧をVIt ( Aで表わされる。

VRT VRB

R

R

VIlIl)

= ^{(V1: I} e )

VIt ( ---

8

、、

7 〆 6

、 5 〆 4

、、

3 〆 2

M

32

ここで、 d(i)は(3-1)式におけるd(n， m)をV1: 11から Nは分解能 ( ビット数)である。

�C

8ピット並列形A/D変換LSIの基準抵抗のパターンレイアウト とコンパレータへの接続の模式図

(抵抗値を一定にするために折り返し部は幅を太くしてある)

円ノ臼 A斗ふ 25-

�(3-3)式を用いて、膜厚変化に対する誤差を推定するための近似計算 を行う。 横方向の膜厚の変化を零と仮定し、縦方向だけの変化だけを想定し、非直線性

上記の(3-1)

______ 0 _ J長拡菜測j直 __

ム

パターン幅から計算した抵抗 日 膜厚から計算した抵抗

1.2

(3-4) (b=O)

誤差の最大値を求めると、次式で表わされる。

C. a/2 V

rn .1 x

δ

一方、 横方向だけの膜厚の変化の場合は、

1.0

0.9 M . b

2N

(3-5) (a=O)

Lm'1

X

δ

右端 左端 中央

ウエハー上のチップの位置

したがって、膜厚の変化が積分非直線性に与える影響は、(3-4)、(3-5)式から、LSI チップに対する方向によって異なる。 図3-3に示した8ビットの場合を考えると、この

!I

=

の基準抵抗パターンでのチップ内膜厚の きく影響を及ぼすことになる。 図3-5は図3-3

1.2

変化に対する非直線性誤差をLSBの単位で表わしたものである。

コンパレータ入力電流の影響 ( 2 )

1.0

コンパレータをバイポーラトランジスタで構成する並列形A/D変換器においては、コ ンパレータの入力回路のトランジスタのベース電流のため、基準抵抗から各コンパレー

これにより基準抵抗のタップ電位が変化を受け、積分直線性が劣化 タへ電流が流れる。

0.9

その影響について考察する。 図3-6にコンパレータ入力電流 することになる。 以下に、

下端 中央

上端

ビットA/D変換器における n番目のコンパレ ータでの入力電流による基準電圧のオフセット電圧は次式のように計算できる[3J。

ddPAd--A企Å ロ / _{_ . . .}

4E1 • 4Et

岨千葉回特〈b採点

(a)

.'ムJコ

4EE • 41』・

埋設回骨G記単

(b)

この図からN の影響を示す模式図を示す。

ウエハー上のチップの位置

アルミ出版抵抗のウエハー|人j分ギI

illl以:

(a) 杭)j IÎIJの変動 (b) 縦)jIÎIJの変動

|χ13-4

-26 -27-

11> ) R +(2N -i)

、BF'' M円 円ノ心 〆't、、 YBi aE'ιaa

.、4・ 噌i

f1VH (0)

1" ) R

[ I( 2N )+(2吋i) 2N

Z

n一N

円J白

様方 向変 動 �

\、

^{ν /}

^〆

.，. \ "

.

"" 可. ""

/ J

.-

. . .

� / ^.

^-

^{. .}

4 ^{/ ß*;1E .}

v ジ

^{_ _. -}

^--

l.._�， bノ

. . . - -

.

-

-"" d

， ， .

" / ..

�-

"" _{� .} 、.

v v _{_.- .}

\

/

^{..r- 同陣}

切〆 -

- ^.

.

. . . . .

L____ � ..

- __-

(3 6) 10

n

、、，ノ

M円内〆u f't、、

一

一 2

.01

V l'はフルスケール電圧である。 1 0

ここで、

チップ上の基準抵抗膜厚の変動 (%)

の3N乗に比例するた (LSB単位)は2

以上のように、入力電流による最大オフセット

めに、分解能が増大すると、無視できない値となる。基準抵抗は(3-8)式から、できる だけ小さく設計することが望ましいが、折り返し部の抵抗値を考慮しなければならない

8ピット並列形A/D変換器における基準抵抗薄膜のチップ内膜厚の 変動に対する非直線性誤差の最大値

図3-5 の比をあまり小さくレイアウトすることは

できない。L/トト10程度がレイアウト可能な範囲である。膜厚が1μmのアルミ・シリ Qである。

ト抵抗値はおよそ30 m Qであるから、L/W=1 0とすれば R= 0.3 コン合金のシ

(図3-8参照)は コンパレータの入力段のエミッタ・ホロア回路のトランジスタ

また、

このため flmパが得られるエミッタ電流で動作させることが望ましい。

高速化のため、

とすれば、

h，.，cを100 タではエミッタ電流を50μAとした。

筆者が設計したコンパレ

リントン形にすれば実効的にh，・lを大きく なお、入力回路をダ

= 5000Aとなる。

、， t ，・・L

11>を小さくすることも可能であるが、3. 2. 2項で述べる微分非直線性が悪化して 好ましくない。

(∞ω」) 岨干υ帆脳G州制幡製援組株

と幅(W) ために、単位抵抗あたりの長さ(L)

でき

2N /2の

(3 8) の抵抗に流れる電流、

(3 7) 即ち n

6VI! (0)はMSBの変換点，

(3-7)式をLSB単位で表わすと次式になる。

ここで、Rは基準抵抗列の単位抵抗、I( 2N )は 2N番

その値は次式で表わされる。

は各コンパレータの入力電流である。

2iN 8 Vド

22N

R R

•

ときに極大値となり、

ð. V'ln，‘川=

δmax

28 29

園面画面圃・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・J­

VRT

ここで、 Rニ0.3 Q、 L， = 500nA、 Vド =2Vとすると、 δmax は(3-8)式から8ビッ トでは、O. 15 LSBであるが、 10ビットでは10LSB を超えることになる。 A/D変換器とし て維持しなければならない許容誤差は最大でも1/2LSB以下でなければならない。 したがっ て、 新たな補正回路が必要となる。 この補正回路については後述する。

一方、アナログ信号ノくスからの各コンパレータへの入力電流によるアナログ信号J{ス での入力電圧のオフセットも基準抵抗の場合と同様に発生すると考えられる。 しかし、

基準抵抗と異なって、 図3-3に示すような基準抵抗のパターンレイアウトに従って分割 して配列したコンパレータの各々の列毎に分割して、 信号を入力することが可能であり、

その影響は十分無視できる値である。

アナログ入力

ディジタル

出力 ( 3 )積分非直線性の計算結果と実験値の比較

R

以上に述べた観点に基づく基準抵抗の膜厚のばらつきの影響およびコンパレータ入力 電流の存在の影響についての計算結果と実際のA/D変換器における積分非直線性誤差の 比較を図37に示す。 この実験は筆者等が設計試作した30llS九cc の ビデオ信号用8ビッ トA/D変換器[4Jを用いて行った。 コンパレータの入力電流による最大誤差は1/8LSBに なるように基準抵抗のユニット抵抗値を設定した。 図3-7(a)は膜厚が縦方向に変化して いるケースであり、 図3-7Cb)は横方向に変化しているとしてシミュレーションを行った。

膜厚の変動率は図34に示すウェーハ内膜厚分布の実測から取った。 いずれの場合も実 測値とシミュレ ショ ン結果とが良い一致をしており、 計算モデルが妥当であるといえ る。 なお、 実視IJデ タにおいて、 非直線性が幅を持っているのは、 量子化によるもので

ILSBの幅である。

R

図3・6 コンパレータの入力電流の影響

( 4 )結論

本項では、 マクロ的な非直線性である積分非直線性の主な原因が基準抵抗の膜厚の変 動とコンパレータへの入カ電流であることを論じた。 このうち基準抵抗の膜厚の変動に

よる非直線性は基準抵抗パタ ンの折り返しの数に比例しており、 分解能が増加しても 急激に増大することはない。 これに対し、コンパレータへの入力電流による非直線性は 指数関数的に増加するために分解能を上げると急激に悪化することになり、 後で述べる

ハU円ふ -31-

2.0

1 .臼

白.白

-1.白

(2ω」〕〉トHα江UZH」lzoz

、、，J' LU /，，‘、

E ー・圃圃圃圃・圃圃圃圃圃

...・・・・...・・

・・・・・・・...

...

…一一一一 ....

一……….一…….一….一γ

.・・・・・a・・・・...・・・・・・・・

・...

...

: ----ー『町、 �ー...__、

一

64 128 192

-2.白日 2.0

1.0

臼.0

-1.日

〔の一ω」)〉トHα江UZH」lzoz

(a-l)

256

coトIP円R円TOR OF

1'40 . -2.目 白

256

coトIP円R円TOR NO. OF

2.0

1.0

日.日

- [ .臼

fs=lCJr!Hz

-2.0

1，�準抵抗の)J史りがウエハーの杭)J [Î1J に変化しているi劾介の非 11'1:紋性誤差 (b-l)シミュレーション (b-2) 8ビットAjD変換 保で尖測

〔伺ω」) 〉」「Hα江川凶ア 一 一円」 l ZOア一

一

.

( '，J ) -0.5

(b-2)

-

.

II'JPUT 2.0

- [ .臼

-2.白 臼.臼

|文13-7(b)

-2.日

1-，�� i1ド抵抗のjj央JJメがウエハーの縦)J[Î1J に家化しているi必介の非

11'(*以!?|:izt以;:: (a-l)シミュレーション (a-2) RピットA/D変換

す日で尖iJllJ

1.0

日.0

一

.

c v ) - [ .白

Ir JPUT

(向ω」)

〉トHα庄〕ZHJlZ02

-0.5 -2.目白.日

|文13-7(a)

(a-2)

つ』つd