超LSI多層配線A1CVD装置の開発

超LSI多層配線A1CVD装置の開発

著者

坪内 和夫

超LSI多層配線AI CVD装置の開発

(課題番号:08555073) 平成10年度科学研究費補助金(基盤研究A)

研究成果報告書

/: ･`:_ ･.,::/･.:':I,'･' A/r ■.′ .7  / ヽ′     ■ .rI l● ち11 平成11年3月

研究代表者坪内和夫

(東北大学電気通信研究所教授)F l 1 】 i i_tL '悉 √■ 了 ′ ヽ J I , . I J I . . I . 演 . ･ . I ; ･ . ︰ r I . † ︰ . ･ . : . 1 苦

普

J t 鳶 . -ヽ . 1 ･ . ■ ' ) , ･ ･ 鮎 * -I   ･ ) ㍗ . + 隼   √ 7 -. ･ ' 鳶 T . : ･ T . 澤 ･ . . .   . I ー ー__｢■I

は しが き

申請者らは､超LSl多層配線への応用を目的に､有機金属DMAH[dimethyllaluminum

hydride, (CH3)2AIH]を原料としたAICVD技術を開発してきた｡ 0.3叩1微細孔へのAt 選択成長､バリアメタルTiN上-のブランケットAt成長を実現し､また､選択Al成 長メカニズムとして､ ｢表面電気化学反応モデル｣を提案し､実験的に検証してきた｡ シリコン超LSlは､スケーリング別を指導原理として､微細化･高速化･高密度化 により高性能化を実現してきた.21世紀初頭には､最小加工寸法0.1pmの4GbitDRAM や高性能プロセッサの開発が予測されている｡微細化により平面寸法は縮小されるが､ 絶縁膜の耐圧確保ならびに配線容量の増大抑制のために､絶縁膜厚さは縮小されない ので､配線金属を形成すべきコンタクト孔やビア孔のアスペクト比(=微細孔の深さ ÷孔径)は増大する一方で､ 0.1pm時代にはアスペクト比は5-10に達すると予測さ れている｡また､数百M gate以上の集積度となるマイクロプロセッサでは､配線層 数は6 -7層になる｡安定した技術による配線金属形成技術の重要性がますます大き くなっている｡ 本研究は､ 0.25pmから0.1pm ･サブ0.1llmまでの極微細LSl多層配線構造のため の低抵抗金属AICVD技術の確立を目的とし､以下の研究を行った0 (1) 0.25pm配線金属形成技術の確立:バリアメタルTiN上へのブランケットAl 成長技術の確立｡ (2) 0.1pm､サブ0.1pm配線金属形成技術としての新コンタクト構造である｢選 択成長コンタクト｣技術の開発 (3) 実用可能なクラスターAICVD装置の設計･開発 平成8年度から1 0年度の3年間の研究を遂行した結果､いくつかの新しい知見と 成果がえられたので､ここに報告する｡ 00010133689 -I    ー

研究組織

研究代表者:坪内和夫 (東北大学電気通信研究所 教 授)

研究分担者:益 一 哉(東北大学電気通信研究所 助教授) 横山道央 (東北大学電気通信研究所 助 手)

研究経費

平成 8年度 平成 9年度 平成1 0年度 10, 000 5, 600 2, 100 計

研究発表

17, 700 川 学会誌等(学術論文誌･国際会議)

(I-I) K･ Masu, H･ Matsuhashi, A･ Gotoh, J･-H･ Chung, M. Yokoyama, R. Tajima, Y. Fujita

and K. Tsubouchi,

"Multilevel Metallization Based onAlCVD'',

Digest of TechmiCalPapers 1996 Symp･ on VLSI Teclmology, Honolulu, p･4445,

(1996).

(I-2) H･ Matsuhashi, A･ Gotoh, M. Yokoyama, K. Masu and K. Tsubouchi,

.'Self-Aligned Bamier Layer Formation for Fully Self-Aligned Metalization

MOSFET'T,

Pr∝eedings of Advanced Metallizationand hterconnect Systems for ULSI

Applications im 1996, p.253-256. 円   円   円 千   千   千

(1-3) J.-H. Chung, H. Matsuhashi,A. Gotoh, M. Yokoyama, K. Masu, S. I.Lee, M. Y.Lee

and K. Tbubouchi,

.lFluorine Temination Effect on Al-CVD''

Proceedings of Advanced Metallization and hterconnect Systems f♭r ULSI Applications in 1996, p.43-49.

(I-4) H. Matsuhashi, A. Gotoh, C.-H.Lee, M. Yokoyama, K. Masuand K. Tsubouchi,

.lSelf-Aligned 10-nm Bamier Layer Formation Technologyfor Fully Self-Aligned

Metallization MOSFET'- ,

Extended Abstract of 1997 Intemationalconference on State Deviceand Materials,

Hamamatsu, 1997, p. 1 24- 125.

(I-5) M. Yokoyama, R. Tajima, H. Matsuhashi, C.-H.Lee, K. Masu,and K. Tsubouchi, ''Reduction of parasitic resistances in wide-gatefully-self-aligned-metallization

(FSAM) MOSFET-I,

Proceedings of Advanced Metallizationand Interconnect Systems for ULSI

Applications in 1997, p. 185-190.

(I-6) H. Matsuhashi, C.-H.Lee, K. Masu,and K. Tsubouchi, ●-Supedority of DMAH to DMEAA fb∫ AI CVD technology■-,

Proceedings of Advanced Metallizationand Interconnect Systems for ULSI

Applications in 1997, p.205-210.

(I-7) H. Matsuhashi, A. Gotoh, C.-H.Lee, M. Yokoyama, K. Masu and K. Tsubouchi,

"Self-Aligned 10-nm Bamier Layer Formation Teclmologyfor Fully Self-Aligned Metallization Metal10x ide-S emiconductor Field-Effect-Transi stor. I ,

Jpn. ∫. Appl. Phys. 37 (1998) pp.3264-3267.

(1-8) C.-H.Lee, T. Nishimura, H. Matsuhashi, M. Yokoyama, K. Masuand K. Tsubouchi,

''Crystallographic Structureand Contact Resistance of Self-Aligned Nitrided Bamier-Layer on TiSi2 fTor Fully Self-Aligned Metal1ization MOSFET-.,

Advanced Metallizationand Interconnect Systems for ULSI Applications in 1998:

(I-9) KTsubouchiandK Masu,

nAlCVD Technology using DMAHfor tJLSI Multilevel hterconnection'r

Abstracts of Int･ Workshop on Development of 仙in Filmsfor Future tJLSIb and

Nan0-Scale Pruess htegration (Nagoya, Nov.26-27, 1998) p･34

(I-10) H. Matsuhashi, C. H.Lee, T. Nishimura, K Masuand K Tsubouchi,

Superiority of DMAH to DMEAAforAlCVD Teclmology,

submitted to Materials Science in Semiconductor Prwsing, 1999

[2]口或発表 (研究会) (2-1)後藤晶央,松橋剰凱田嶋陵,横山道央,益 一哉,坪内和夫 選択AICVD技術を用いた完全自己整合メタライゼ-シヨンMOSFET｣, 電子情報通信学会技術研究報告(シリコン材料･デバイス研究会),SDM9&135 (1996) p.25-30 (2-2)横山道央､田嶋 陵､松橋秀樹､益 一哉､坪内和夫､ FSAM-MOSFETにおける寄生抵抗低減効果｣ 電気情報通信学会技術報告(シリコン材料研究会)､ SDM97-96 (1997) p.27-31 (2-3)松橋秀樹､益 一哉､坪内和夫､ AICVDにおけるアルミ有機金属ソースガスの比較｣ 電気情報通信学会技術報告(シリコン材料研究会)､ SDM97-96, (1997) p.67-71 (2-4)李 昌勲､西村隆正､松橋秀樹､益 一哉､坪内和夫 ｢完全自己整合メタライゼ-シヨンMOSFETにおけるバリア層の自己整合 形成｣ 電子情報通信学会技術報告(シリコン材料デバイス研究会)､ SDM98-127､ (1 998) p.29-34

(2-5)横山道央､森本明大､斎藤哲也､益 一哉､坪内和夫 ｢FSAM-MOSFETを用いた高周波パワーアンプ｣ 電子情報通信学会技術報告(シリコン材料デバイス研究会)､ SDM98-130 (1 998) p.49-53 (学会講演会) (2-6)田嶋 陵､横山道央､益 一哉､坪内和夫 ｢完全自己整合メタライゼ-ションMOSFETにおける寄生抵抗の解析｣ 1996年第57回応用物理学会学術講演会､ 9aN7 (2-7)後藤晶央､松橋秀樹､鄭 周蘇､横山道央､益 一哉､坪内和夫 ｢選択AトCVD技術におけるプラズマレスCIF3表面クリーニング(Ⅴ)｣ 1996年第57回応用物理学会学術講演会､ 8aN5 (2-8)松橋秀樹､後藤晶央､横山道央､益 一哉､坪内和夫 ｢完全自己整合メタライゼ-ションMOSFETにおけるバリア層の自己整合 形成｣ 1996年第57回応用物理学会学術講演会､ 9aN16 (2-9)益 一哉､坪内和夫 ｢Si上のAI CVDにおける表面反応｣ 1996年第57回応用物理学会学術講演会シンポジウム､ ｢半導体界面制御Si と金属との表面･界面反応｣､ 8pQ2 (2-10)李 昌勲､後藤晶央､松橋秀樹､横山道央､益 一哉､坪内和夫､ ｢完全自己整合メタライゼ-ションMOSFETにおけるバリア層の自己整合 形成 -XPSによる窒素プラズマしたシリサイド(¶Si2)表面の化学状態評価 -｣ 1997年春季第44回応用物理学関係連合講演会､ 28pPB22 (2-ll)松橋秀樹､後藤晶央､李 昌勲､横山道央､益 一哉､坪内和夫､ ｢完全自己整合メタライゼ-ションMOSFETにおけるバリア層の自己整合 形 -N2プラズマによって形成した窒化バリア層の極薄接合層への適用-｣ 1997年春季第44回応用物理学関係連合講演会､ 28aPB23

(2-12)李 昌勲､松橋秀樹､益 一哉､坪内和夫､ ｢DMAHのDMEAAに対する優位性｣ 1997年秋季第58回応用物理学会学術講演会､ 3pE8 (2-13)森本明大､横山道央､益 一哉､坪内和夫､ ｢完全自己整合メタライゼ-ションの高周波MOSFETへの応用｣ 1997年秋季第58回応用物理学会学術講演会､ 3pG12 (2-14)李 昌勲､後藤晶央､松橋秀樹､横山道央､益 一哉､坪内和夫､ ｢完全自己整合メタライゼ-ションMOSFETにおけるバリア層の自己整合 形成｣ 1998年春季第45回応用物理学関係連合講演会､ 29aN3 (2-15)横山道央､森本明大､斎藤哲也､益 一哉､坪内和夫 ｢完全自己整合メタライゼ-ション技術を用いたRF-MOSFETにおける高効 率化｣ 1998年第59回応用物理学会学術講演会､ 16pP10-13 (2-16)西村隆正､李 昌勲､松橋秀樹､益 一哉､坪内和夫 ｢DMAHのDME AAに対する優位性一装置の保守容易性の観点から-｣ 1998年第59回応用物理学会学術講演会､ 15aZL-ll (2-17)西村隆正､李 昌勲､松橋秀樹､益 一哉､坪内和夫

｢Direct Liquid Injection Systemを用いたAl-CVD堆積速度の向上｣

1999年春季第46回応用物理学関係連合講演会､ 29pZQ-5

(2-18)横山道央､森本明大､斎藤哲也､立花良一､益 一哉､坪内和夫 ｢シリコンアナログRF-CMOSデバイスの作製｣

研究成果

はしがさに記載したように､本研究では､ 0.25pmから0.1pm ･サブ0.1pmまでの 極微細LSl多層配線構造のための低抵抗金属AICVD技術の確立を目的とし､次の研 究を行った｡ (1) 0.25pm配線金属形成技術の確立:バリアメタルTiN上へのブランケットAJ 成長技術の確立 (2) 0.1pm､サブ0.1pm配線金属形成技術としての新コンタクト構造である｢選択 成長コンタクト｣技術の開発 (3)実用可能なクラスターAICVD装置の設計･開発 以下､本研究によって得られた新しい知見､成果について述べる｡専門的な詳細に ついては､末尾に別添資料として学会誌､国際会議で発表した論文の別刷を掲げた｡ 【1】 超LSl多層配線技術とAトCVD技術 図1-1にULSlの多層配線構造を示す. Si ULSlは微細化により高速化､高密度 化を実現してきた.現在開発中の256M∼1Gbit DRAMの最小寸法は0.25-0.18llm､ 研究開発レベルでは､ 0.13-0.111mのLSlの開発が進められている｡高集積化ととも に､配線総数は増加する一方で高性能マイクロプロセッサの配線総数は6層以上にな っている｡そのため､実際のLSl製造工程の中で占める多層配線工程は全体の60% 以上となり､多層配線プロセス技術の重要性はますます大きくなっている｡配線の多 層化とともに､完全な平坦化構造がとられるようになってきた｡これは､各配線層が 平坦化されていないと､多層化とともに表面の凹凸が蓄積され実質的に多層構造を実 現できないためである｡平坦化多層配線プロセスにおいて重要な点は以下の点である｡ (1)各層を平坦化するためのCMP (Chemical Mechanical Polishing)技術の開発 (2)配線間容量を低減させるための低誘電率層間絶縁膜開発とその堆積技術の開発 (3)横方向(HorizontaJ)金属配線については､特に高EM (EIectromigration)耐性

(4)縦方向(Vertical)配線については､微細な高アスペクト比のコンタクト/ビア 孔への低抵抗金属塩込技術の開発 M6 M5 M4 M3 M2… Ml

contact Hole Contact

図1-1超LSl多層配線構造 '97 痴湯ﾒs '03⊥'06 痴 bﾒs Tech. Generation X ｳ ﾒ 0.18- 2ﾒ ﾒ 0.07- 0.05一m 0.15pm DRAM Sdﾒ 1-1.76 釘ﾓ tr 68-257G #ofmtat tayers 澱 6-7 途ﾓ 8-9

Global 妊Bﾔ4ﾄ｢ｲ DD-Cu+ 妊Bﾔ7Rｲ DD-Cu+

normal-k 匁 &ﾖ 6vｲ normaトk 匁 &ﾖ 6vｲ

Local 燃ﾘx ｵrﾗ ｦﾖ 6vｴ " lug l○W-k 竍f criSiS)

DD-Cu+ lLD? 弐 DD-Cu+low- k?

RIE.Al+AJ- Vr

Normal-kor 牝 r豐

DD-Al+Low-k

Contact 瓶ﾗ 而Vr W-p仙g 瓶ﾗ 而Vr DD-Al+Low-k Aトplug (barri○トlessI

DD･Al : Dual DamaKeneAl (CVDIAl)

DDICu : Dual Damascene Cu (ElectroplatingCu) Low-k : Low DieLectricLLD

ILD : lnterlayer Dielectric layer

図1-3 AトCVD技術開発の必要性

Al-CVD Technology Roadmap

Year   1992 1995 1997 1999 2001 2003  2006  2009  2012

Min.featuresize o15pm O135pm O･25pmO･18pT10115pm O･13pm O･lprn O･07pm O･05pm

DRAM     16M  64M 256M 16 1.7G 46  16G  64G  256G # of interconnect       4_5  6  6-7  7  7   7･8   8-9   9 Layers (logic) Barrier metal C｡ntacuvia.i..in° VJVD-A PVD･Al(AICu)

Horizontal line _{PVD-Al(AICu or Al+a)}

埋込+CMP Side-wall barrier ･

less contactlvia

ILD(inter layer dielectric) _{Combination with low-k dielectrics}

図1 -2 超LSlの微細化技術の方向とAトCVD技術

-8-これら4つの課題の克服には､それぞれ独立して解決するのではなく､他の技術と の整合性があるかを常に念頭において開発する必要がある｡本研究でAI CVD技術は 上記課題の(4)を解決する技術である｡ 本研究では､図1 -2ならびに図1-3に示す技術の進歩を想定して､ AI CVD技 術の開発を進めた｡まず､従来のスバッタ法との併用による｢埋込+CMP｣形の応用､ さらに0.13pm以下となったときにコンタクトビア孔をすべて低抵抗金属AJで埋

め込む技術- ｢Side-Wa" Barrier-Less ContacVVia構造｣ -へと発展すると考えてい

る｡ ｢埋込+CMP｣形の場合には､下地膜としてTiNなどのバリア金属上へのコンフ ォーマルなAl堆積技術が必要である｡ 0.111m程度のコンタクト･ビア孔を埋め込む 場合､従来の¶Nバリア層を設けた構造をもはや採用することが出来なくなるので､ コンタクトビア孔の底から埋め込む技術としての選択成長形の埋込技術が必要にな ってくる｡これは､一般にバリア層として利用される¶Nの現実的な抵抗率がAlに 比較して100-1000倍も大きく､かつ現実的に必要とされるの厚さが100-200nm 程度必要となるため､コンタクトビア孔が微細化されると､バリア層の厚さを無視 出来なくなり､コンタクト孔あるいはビア孔そのもの抵抗が上昇してしまうためであ る｡ 最近､高性能マイクロプロセッサなどの応用を目的に､ Cu配線技術の開発が進め られている｡これは､ (1)Al系金属の抵抗率約3llE2cmに比較して､ Cuでは約2岬cm と低抵抗配線と成り得ることと､(2)Cu系配線のEM耐性がAl系金属より優れるかも しれないという期待からである｡現実のマイクロプロセッサなどの大電流を流す Global配線におけるバスラインでは､低抵抗という特徴を生かした応用は非常に期待 が高い｡しかし､ Cuを利用する場合､従来利用されているSiO2系層間絶縁膜中を cuが拡散し､ MOSFETのしきい値電圧変化を与えてしまうので､金属Cuの周りを すべてバリア金属で覆う必要が生じる｡配線幅も配線厚さも十分大きなGlobal配線 では､仮に100-200nmのバリア金属を形成したとしても､ CuそのもののAlより抵 抗が低いという特徴を生かすことが可能な場合がある｡しかし､ 0.叫m以下のコンタ クトビアの場合､ 100-200nm厚さのバリア金属と共に利用すると､コンタクト･ ビア孔そのものの抵抗上昇を招いてしまう｡微細なコンタクトビア孔への低抵抗金 属埋込という観点では､ Al系金属の方が優れている｡微細コンタクトあるいはビア孔

について､バリア層の厚さを考慮し､かつコンタクト抵抗を考慮すると徴細孔埋込技 術として､ CuはAlに比較してその優位性はない｡このことを図1-4ならびに図1 -5にまとめる｡ i. 500A 一■ tCuwl t 兮rr 妨" 一 ﾂ t′ 鳴 友 I AE)a 白 '&乏 lA■W i. ､t ､-. Lヽヽ1 ヽゝ Cu 瓶 ith 00 葡 ''&傍ﾂ ｢ 0.05 0.1  0.2 Via Size lum]

tCuwi 友ゴ Bar 迄 ｲ - ■ 梯 l i 幽 86ﾘ R ヽ′l 冤l ADar ｢ W 白 I-､1 ■､1 ｣｢

Cuw I 僮 l 友 ﾆﾂ 簸 & '& ｷ" ﾂ

0.05 0.1  0.2    0.5

Via Size 【um】

バリア層厚200AのA=/ia抵抗<バリア層厚500AのCuVia抵抗 下層とのコンタクト抵抗を考慮すると､たとえ200Aバリアができても､ AトViaとCu-Viaの差はないo 図1-4 ビア抵抗 (Al埋込とCu埋込の比較) ′ヽ' / ノ↑ -_-Alw 1■′ t/ ノヽ ■､-1 " Cu 瓶 ith 00 辻･l "ﾗ'& 一 0.05 0.1  0.2    0.5

Contact Size lum]

101

100

0.05 0.1  0.2    0.5

Contact Size lum]

バリア層厚200AのAl抵抗<バリア層厚500AのCu抵抗 シリコンとのコンタクト抵抗を考慮すると､たとえ200Aバリアがで きても､Al-ViaとCu-Vjaの差はないoむしろ､コンタクト抵抗低減が 問題oただし､コンタクトを高抵抗金属で埋め込むのは不利o 図1-5 コンタクト(礼)抵抗 (Al埋込とCu埋込の比較) -10-︻uLJO︼09ut2tS!SO∝e!^ 0 3       0 2       0 1       0 0 r l r l L J l r l ︻ ∈ L J 0 ] 0 0 u t 2 t S ! S a t J a J O H 1 3 e l u O 3 ︻uLJO︼39ueIS!Sa∝e!^ ︻ ∈ L J 0 ] 3 3 u 2 t S ! S a t j 3 l O H 1 9 e l u O 3 0 3       0 2 1                 1

現実的な多層配線構造では､ LSl上の近接したデバイスを接続する第1 -第4層配 線はLoCa帽己線とよばれ､電流密度は大きくないが､コンタクトビア孔の大きさは ならびに配線幅は最小デザインルールに近く､プロセス技術的には微細化に対応する ことが必須である｡一方､上層配線はLSlチップ内のの離れたブロック間を接続する GIobal配線とよばれ､大電流を流し､かつRC遅延を低減させることが重要となる｡ Global配線の加工寸法としては､たとえ0.111mレベルのデバイスを集積するチップ であっても､ pmオーダーの膜厚と線幅をもち､ビア孔のアスペクト比も1-1.5と 微細化プロセスという観点からはLocaI配線に比較して厳しくない｡従って､ Local 配線では､微細化に対応できる材料とプロセス技術､ GfobaJ配線では低抵抗･大電流 密度対応の材料とプロセス技術の開発が必要となってくる｡ただし､注意すべき点は､ 配線長が1cmを越えるとたとえCuを利用したとしても､遅延時間は大きくなってし まう点である｡この様子を図1-6に示す｡たしかにCuを利用したときRC遅延時 間はAl配線に比較して小さくなるが､その絶対値はいわゆるチップ問のパッケージ 配線の遅延時間よりも大きくなってしまいチップとしての高速性を確保できない｡ 1cm以下の配線ではCuとAIの差はあまり顕著でない.むしろ､ 1cm以上の配線に 関しては､ AIかCuかという問題の前に回路設計技術による高速性確保が重要な課題 である｡ 最近､ DRAMとプロセッ サをひとつのチップにモ ノリシックに集積化する システムLSlの開発が進め られているが､ロジック回 路とメモリセルを混在さ せたチップでは､ MOSト ランジスタから第1層配 線までのコンタクト孔は､ 細くかつアスペクト比が 大きい｡このようなチップ では､低抵抗金属のみで埋 0     -10 配線長さ【mm) 2, 900p$ 2,400ps 図1-6 配線遅延時間と配線長さの関係(大塚 寛治､電子情報通信学会誌 81巻11号(1998 午)p.1150より引用)

め込むことのできるAI CVD技術は重要な金属成膜技術である｡

また､汎用のASICなどでは､ Local配線とGloba帽己線をそれぞれAl系配線とCu 系配線と区別する必要がないため､Al系配線技術は今後のLSl技術において最も重要

な技術開発課題である｡

さて､ 256Mbi卜1Gbit DRAMに相当する0.25-0.1叫m ULSlのコンタクト/ビア

ではアスペクト比3-5以上となり､従来利用されてきた真空中の粒子の直線運動を

基本とする物理的堆積法であるスバッタ法による低抵抗配線金属の埋込が非常に難

しくなってきている｡これに対して､原料ガスの表面への吸着と表面での反応を基礎 とする化学気相成長法(以下CVD法)は､基本的に段差被覆性に優れ､また下地表 面の違いによる選択成長が可能となる｡特に選択成長は､高アスペクト比の微小コン タクトホールやビアホールへの堆積技術としてきわめて優れた特徴をもつ｡ 【2】ブランケット成長による微細ビア孔､コンタクト孔埋込技術 -C肝3クリーニング技術によるAl埋込技術の確立-｢埋込+CMP｣により微細孔を埋め込むためには､バリアメタル¶N上へAl膜をCVD 法で形成する技術を確立する必要がある｡一般に¶Nの表面は､プロセス中に大気中 でのウェハ搬送を伴うため､ ¶一〇一N等の酸化膜が形成されている｡ DMAH

ldimethyllaluminum hydride, (CH3)2AIH]と水素を用いたAI CVDによるA候形成は､

導電性基板表面での表面化学反応によりAl膜の堆積が進行する｡従って､非導電性の ¶N表面の酸化膜はAl膜の初期核成長を阻害し､連続で平坦なAl膜の形成が困難とな り､リソグラフィー工程に耐えうる良好な表面モルフォロジのA候が形成できない｡ CIF3は基板温度60℃以上で､反応室内にプラズマを立てることなく¶Nをエッチン グできることが知られている｡申請者らは､ A暮膜を堆積する前の¶N表面処理技術と して｢プラズマレスCIF,処理技術｣を開発した｡ プラズマレスCIF3クリーニングにより¶N表面を約100Å程度エッチングし､同一の 反応管内で連続してA暮の堆積を行った｡ CIF,クリーニングの典型的な条件は､基板温 度80-120℃､反応管内圧力0.2Torr､ ClF3分庄9mTorrである. CIF3はArベース5%希釈

のものを用いた｡典型的なA雌積条件は､基板温度180℃､反応管内圧力1.0¶)rr､DMAH 分圧12mTorrで行った.図2-1に利用した実験装置を示す.ロードロックチャンバ ーを備えた装置であり､最大4インチウエハにAlを堆積することができる｡この装置 では､シリコンウエハは抵抗加熱方式で加熟される｡また､ DMAHは水素ガスでバブ リングし輸送した｡ CIF3クリーニングを行わなかったTiN表面には､Alの初期核の形成が観察されるもの の､連続なAl膜の形成は見られなかった｡これに対して､ CIF3クリーニングを行うと､ 平坦で連続なAl膜(膜厚1000Å)がTiN上に形成された｡このA順の鏡面反射率は､ Si に対して225% (@300-600nm)以上であった｡このように､表面モルフォロジが極 めて良好なAl膜がバリアメタルのTjN上に形成可能になった. 次に､直径0.5pmのコンタクトホールにブランケット形成されたCVDITiN表面に対 して､ C肝｡クリーニングを行いAlを堆積した｡図2-2に示すようにコンタクトホー ルの底部､及び側壁のAlの膜厚は同じであり､ステップカバレッジ100%でAl膜のブ ランケット形成が可能である｡さらに堆積を続けると､図2-3に示すようにコンタ クトホールを完全に埋め込むことも可能である｡ 図2-1 AトCVD装置(4インチウエハ用)

図2-2 TiN上へのブランケットAl堆積 xpsを用いてCIF3処理後のTiN表面の 観察を行った｡ CIF,処理後のTiN上には FIsのピークは観測されるが､ Cl2｡のピー クは観測されなかった｡残留塩素濃度は xpsの分解能以下であった｡ C肝3処理し その後A雌積した試料を水蒸気雰囲気に 放置したが､コロージョンの発生もなく､ 残留塩素の影響がないことを確認した｡ また､フッ素については､ XPS分析に より､Tiと結合しており､Ti-Fとして残留 していることを確認した｡フッ素は大き 図2-3 ブランケットAトCVDによるAl塩込 な電気陰性度を有するため､ TiN中の自由電子を表面に引きつけて､ CIF3処理のTiN表 面の自由電子密度を高くしていると考えられる｡申請者らは､ DMAHと水素を用いた AI CVD法は表面自由電子の触媒寄与による導電性表面での表面電気化学反応によっ て進行することを報告しているが､ TiN表面に残留したフッ素はAlの堆積を促進する 効果があると考えている｡ 以上､プラズマレスCIF3処理によって､バリアメタル上へのAICVDならびに微細孔 へのブランケット埋込技術を確立した｡

【3】選択成長コンタクト技術のための自己整合バリア形成技術の開発 side-wal=)arrieHessコンタクトにおいては､選択成長を積極的に利用する｡この とき､下地となる層をいかにに形成するかが問題である｡特にMOSトランジスタのソ ース/ドレインとのコンタクトは重要な部分である｡申請者らは､単に選択成長コン タクトを形成するという観点だけではなく､ Alの選択成長技術を積極的に利用して､ 寄生抵抗を徹底的に低減するMOSFET構造を提案している｡この目的で､本研究では､ 10nmの極薄TiSiNアモルファスバリアを自己整合的に形成する技術を開発した｡ 極微細MOSFETにおいて､特に高いgmが要求される論理回路やゲートアレイ､ある いはGHz帯で利用されるSiパワーアンプでは､ゲート巾(W)を大きくとる為､ゲート (G) ･ソース(S)/ドレイン(D)領域での素子の寄生抵抗･寄生容量の低減が必須である｡ 現在､寄生抵抗低減のためTiシリサイド技術が開発されているが､デバイスの微細化 に伴い､細線効果によるシート抵抗上昇が問題となっている｡ 申請者らは､

MOSFETの寄生抵抗を徹底的に低減する｢完全自己整合メタライゼ-ションMOSFET (Fu"y Self･Aligned Metalization MOSFET: FSAM-MOSFET)｣を提案

し開発している｡その構造を図3-1に示す｡特徴は､ (1)低コンタクト抵抗Tけ リサイド形成､ (2)自己整合バリア層形成､及び(3)選択CVD-Alによる低シート 抵抗層形成ならびにコンタクト孔選択穴埋めである｡これらをすべて自己整合的に行 う点にが特徴である｡ ｢FSAM-MOSFET｣構造は､低コンタクト抵抗をシリサイド層が受け持ち､自己整 合バリア形成後､細線効果のない選択CVD-Al膜を厚く形成し低シート抵抗を実現す る｡このため特にWの大き な素子に適用する事で､サ  CVD Al リサイドデバイスに比較

して大幅な寄生抵抗低減

効果が得られる｡ 本研究では､低温プラズ マ窒化による自己整合バ barrier layerヽ＼ CVD･SiO2 Side･wal l gatel0Xide 図3-1 FSAM-MOSFET

リア層形成技術を開発した｡ 従来､自己整合バリア層形成方法として､ NH3を用いたRTN法(Rapid Thermal Nitriding)が検討されてきた.しかし､ RTN法は1000℃前後の高温を要するため､ソ ス･ドレイン接合深さを増大させ､短チャネル効果によるデバイス特性劣化を引き起 こしてしまう｡また通常のRTP(RapidThermal Process)は､通常大気中でのウェハ搬 送を伴うプロセスであり､形成したバリア層表面の酸化が避けられないoそこで､バ リア層は低温で形成し､大気曝露させることなくAl堆積を行う技術として､シリサイ ド(TiSi2)表面に自己整合的に窒化層を形成する｢プラズマ窒化技術｣を検討したoこ の方法であるとAI-CVDチャンバーで窒化バリア層を形成し､大気暴露することなくAl を堆積することが可能となる｡ 通常のRTAを用いたSALIClDE法でS止に形成したIrLSi2の表面を窒素プラズマ処理 後､同一反応管でAlを堆積した｡典型的な窒化処理条件は､ N2圧力0.2¶)rr､基板温度 400oCである｡ 本研究では､このようにして形成した自己整合バリア層が十分にデバイスのコンタ クトして利用可能かについて以下のことを明らかにした｡ ① TiSiNバリア層上には､ AIが選択的に堆積すること｡ ②バリア性が確保されていること｡すなわち､ ¶Si2窒化表面に堆積したAlを400℃､ 30分､窒素雰囲気で熱処理しても､ S俵面にスパイクが現れないことを確認し た｡ ③ Ti-SトNは抵抗率が大きいと予測され､トータルのコンタクト抵抗を上昇させて しまう危倶があった｡窒化層を挟んだコンタクトのトータルのコンタクト抵抗 は､ 1017E2cm2であり､ IISi2だけを利用したコンタクト抵抗を大きく上昇させる ものではなかった｡ 次に､窒化バリア層が､どのようなものであるかについて明らかにした｡その結果､ 以下のことを明らかにした｡ ①xps分析により､窒化バリア層は､ ¶-Si-N三元系であること､ ②TEMの結果から､厚さは10nmであり､また非晶質であること 図3-2にTEM写真を示す｡このように¶-SトN3元系アモルファス層が､十分なバ リア特性をもつことが明らかになった｡ 10nmという厚さでも十分なバリア性を有し

てることを示した結果として今後のバリア技術開発の重要なポイントである｡現在､ これら技術をもとにFSAM-MOSFET (図3 -3)の開発を進めている｡ この自己整合バリア形成は､選択成長コンタクトに必須の技術であり､選択Al-CVD 技術をSiとのコンタクトに利用するときの重要基盤技術である｡ 図3 -2 Al/TiSiN窒化バリア層/TiSi2界面 図3-3 FSAM-MOSFET｡ソース/ドレイン /ゲート上にAJが選択的に堆積して いる｡

【4】クラスターAトCVD装置の開発

4- 1. 有機金属材料の検討: DMAHのDMEAAに対する優位性

本研究では､ Al-CVD原料としてDMAHを利用している｡ AI CVD用原料として､ DMAHの他､ TMA [(CH｡)3A日､ T旧A [(i-C｡H9)3Aり､ DMEAA [(CH｡)2(C2H5)N:AIH3] などが検討されてきた｡ TMAを用いる場合､熱分解だけではAlが堆積しないので､ プラズマを利用して気相中で(CH3)2Alなどの励起種に励起することがAl堆積のため に必要であることを本申請者らは明らかにしてきた｡ TIBAは､熟反応のみで選択成 長する特徴があるが､基板温度と気相中のガス温度を精密に制御するなどの方法が必 要である｡DMAHは非常に単純な熟CVD法でAlが堆積する特徴がある｡最近､DMEAA を利用して､熟CVDによりAl堆積が可能であることが発表されている.堆積特性の みを比較するとDMAHとDMEAAはどちらも熟CVD法でAlが堆積するが､どちら の原料が実際のLSl製造を目指したときに優れた材料であるかの検討は十分なされて いなかった｡ 本研究では､ DMAHとDMEAAについて､ LSl製造装置適用の観点から､堆積特性､ 原料の安定性を検討し､その結果DMAHは堆積の安定性､化学的安定性に優れた原 料であることを明らかにした｡ LSI製造装置への適用を念頭においたとき､ CVD原料には次の事項が要求される｡ ① 堆積したAlが､多層配線構造中の微細孔に対して優れた段差被覆性や表面平 坦性を有すること｡ ② 堆積したAl膜厚が､反応室の条件変動に依存せず､再現性を有すること｡ ③ 有機金属原料の安全な輸送や保存､反応室への高精度な供給を保証するために 化学的安定性を有すること｡

まず､微細孔におけるAlの堆積特性の比較をおこなった｡ DMAH､ DMEAAそれぞ

である｡室温(23℃)における蒸気 圧は､ 2.OTorr (DMAH)と0.5Torr (DMEAA)である｡用いた DMAHおよびDMEAAの純度は､ 公称借で99.999%(5N)である｡ Al堆積直前に､TiNの表面の自 /CH3 H＼ /CH3 H- ALcH3 HH-/Al : N{cCHH32CH3 DMAH DMEAA 図4-1 DMAHとDMEAAの分子構造 然酸化膜はCIF｡クリーニングを 用いて除去した｡ CIF3クリーニングに引き続き､同一チャンバーでAlを堆積した｡

DMAHとDMAEAAは水素ガスでバブリングし､反応管へ導入した｡ DMAH､ DMEAA いずれを用いた場合も同一の反応管圧力､同一の有機金属原料の分圧でAlの堆積を 行った｡ CIF3クリーニングの条件は､基板温度80-100℃､仝庄0.2Torr､ CIF3分庄

9mTorrである｡ TiN表面の約100Åが除去される｡ Al堆積条件は､仝庄1.OTorr､有

機金属の分圧は12mTorrである｡ 図4-2にDMAHおよびDMEAAを用いたときのTiN上に堆積したブランケット AlのSEM像を示す｡また直径0.3-0.5 ∫"mの微細孔の底部にもAlが連続的に 形成されている｡これは､ DMAH､ DMEAAいずれを用いた場合も､下地 に導電性バリア薄膜TiNが存在する場 合､ブランケット堆積に関しては､良 好な段差被覆性が実現されているとい える｡ 次に､堆積の活性化エネルギーの比 較をおこなった｡ AI CVDによって形成される配線金 属であるAlは､層間絶縁膜上や､それ に形成された微細孔のTiN上に均一な 膜厚で形成されなければならない｡ま (b) DMEAA 図4-2 DMAHとDMEAAの堆積特性

た､微細孔の周辺や､側壁､底部 においても､同じ堆積速度で､均 等な膜厚でAlが形成されなけれ ばならない｡ AJCVDによるコン フォーマル堆積を実現するため には､微細孔の周辺や､側壁､底 部においても､堆積速度が同じに

なる温度領域である反応律速領

域でAlを堆積しなければならな い｡また､ AICVDにおいては､ 10 300   180 120 【oC】 1.4 1.6 1.8  2  2.2 2.4 2.6 2.8 1000汀【1/K】 図4-3 堆積速度の温度依存性 モルフォロジーに優れた薄膜は 反応律速領域で得られている｡しかし､反応律速領域は､堆積速度が基板温度に依存 する領域であり､クラスターモジュールなどの製造装置内部の反応室において何らか の要因で基板温度が変動すると､それに伴い堆積速度も変化する｡ LSl製造装置では､ 基板交換やプロセスガスの排気によって基板温度の変動が生じるため､反応律速領域 で堆積させる場合､堆積の活性化エネルギーの小さな材料の方が好ましい原料である といえる｡ 図4 - 3に堆積速度の温度特性を示す｡ DMAHの活性化エネルギーは0.38【eV】､ま たDMEAAの活性化エネルギーは0.74leV]である｡ DMAHの活性化エネルギーは､ DMEAAの活性化エネルギーよりも小さい｡従って､ DMAHが､ DMEAAと比較し､ バッチ間における再現性や均一性を確保でき､優れた有機金属原料であるといえる｡ さらに､それぞれのAトCVD原料の化学的安定性について比較した｡ 製造装置への通用を考慮するとき､原料そのもののは化学的に安定でなければなら いない｡化学的安定性評価として､ DMAHまたはDMEAAを充填した金属容器中の圧 力変化を測定した｡DMAHまたはDMEAAの充填された容器容器内の既に発生してい る有機金属原料の気体や分解物をTMPにより充分に排気し､容器内圧力が､それぞ れ固有の蒸気圧付近に到達した時点から圧力変化の測定を行った｡測定を行った有機 金属原料は､ DMAHおよびDMEAAのそれぞれについて､ ①有機金属合成直後と②4 ︻ u ! u N ] O l t 2 ∝ u O ! ) ! S O d o 凸 0 0 0 r■■

ヶ月保管(室温(23℃))したものを用いた｡

図4 - 4(a)に､有機金属合成直後のDMAHとDMEAAのそれぞれを充填した容器

内の圧力変化の時間依存性を示す｡測定開始直後は有機金属固有の蒸気圧

(DMAH2.OTorr､ DMEAAO.5Torr)を示す.しかし､測定開始500時間経過後､ DMAH

は約50Torr､ DMEAAは約200Torrに到達した. DMAHは元の蒸気圧に比べ約25倍

であるのに対し､ DMEAAは約400倍に上昇している｡ 図4 - 4(b)に､ 4ケ月保管(室温(23℃))したDMAHとDMEAAの容器内の圧力変化 の時間依存性を示す｡ DMAHの方の圧力上昇は殆ど見られないのに対して､ DMEAA については測定開始後48時間経過後､ 930Torrと大気圧(760Torr)よりも高い圧力に 到達している｡長期保存において､ DMEAAは何からの変質を伴い､著しく分解が進 行するものと考えられる｡ このように､ ｢製造直後の原料｣と｢4ケ月保管(室温(23℃)したもの｣のいずれ の場合もDMEAAの容器内の圧力はDMAHに比べて大きく上昇した｡これらの結果 は､ DMEAAの方がDMAHに比べ､化学的に不安定で､かつ分解し易いことを示して いる｡すなわち､ DMAHはDMEAAに比較して化学的に安定である｡ DMAHとDMEAAについて､ TiNバリア膜上のブランケット堆積による微細孔への 堆積に関しては､ほぼ同等の特性を示す｡Al膜堆積速度の活性化エネルギーは､ DMAH の方が小さく､堆積されるAl膜の膜厚の再現性や安定性に関してDMAEAAより優れ ;0 lO iO lO 0 0 綿 ﾆﾂrrvﾆﾂ DﾔT Dﾔ 100 200 300 400 500 600 Timelhours] (a)有機金属充填直後の容器内の圧力変化 (b)室温放置3ケ月後の容器内の圧力変化 図4-4 有機金属容器内の圧力変化 2     1     1 ︻JJo1]巴nSS巴d 0 L O 0 L h ︻ J J o i ] 巴 n S S 巴 J

ている｡化学的安定性についてはDMAHの方がDMEAAに比較して非常に安定であ ることを明らかにした｡堆積に関してブランケット成長のみについて比較したが､ DMAHは導電性表面(SiやTiNなど)と非導電性性表面(Si02など)に対しての選 択性が極めて優れている｡これに対してDMAHは100℃以上の温度において､選択 成長が非常に難しい｡ 以上の結果から､ AトCVD原料としてDMAHは､選択成長コンタクトへの適用性に 優れ､また実用装置での利用の観点においても優れた原料であることを明らかにしたo 4 - 2. DLl (DirectLiquidlnjection)を利用した高速堆積技術 DMAHを利用したとき､現状の図2 - 1の装置ではAlの堆積速度は数百Å/分程度 である｡今後､コンタクト孔などを埋め込む場合には､堆積速度の能力としてIpm/min 程度が必要である｡このような高速堆積を目指すにはまず､十分な原料を供給する必 要がある｡ DMAHは液体原料であり､その蒸気圧は室温で約2Torrである｡このような液体原料 を輸送する方法として､図4- 5に示す方法がある｡ (a)の直接気化させる方法は､輸 送量を定量できない欠点があるが､簡便な方法であるので表面分析用高真空装置への

(a) Evaporation (b) Bubbling (C) Liquid delivery and evaporation

導入方法として利用されることがある｡(b)のバブリング法はキャリアガスを液体原料 中を通すことにより､飽和蒸気圧分だけ含んだ｢キャリアガス+原料｣を輸送する方 法である｡キャリアガス量で輸送している原料の量を定量できるため広く利用される 方法である.しかし､大口径ウエハ上への高速堆積(lpm/min)を目指すには十分な 原料輸送が困難である｡たとえば､室温で200sccmの水素ガスをキャリアガスとして 利用したとき､輸送されるDMAHの量は液体換算で約3×10 3cc/minである｡ 8インチ ウエハ上に1トLm/minの堆積速度でAlを堆積するには液体換算でDMAHは0.12cc/min を輸送する必要がある｡すなわち､大口径ウエハ上への高速堆積を目指すには､DMAH 輸送量を最低2桁向上させることが最重要課題である｡このような大量輸送が可能な 方式として､図4-5(C)に示す｢液体輸送+気化器｣構造がある｡この方式では､輸 送量は液体マスフローなどを利用し定量化し､気化器で気化し､必要に応じてキャリ アガスと混合させ反応管に輸送する方法である｡ 本研究では､液体輸送にマイクロポンプを利用したDLl (DirectLiquid lnjection)方 式によるDMAHの大量輸送技術の開発を行った｡このとき､従来の図2- 1の装置で 図4 - 7 AJ-CVD装置(2-chamber､ 61inchiwafer用)

はチャンバーがひとつしかなく､クリーニングガスと堆積ガスを同じ反応管に流すの でその相互汚染が問題となっていた｡そこで､図4 - 7に示す｢21Chamber方式6イ ンチウエハ対応Al-CVD装置｣を開発した｡ DLl方式によるDMAH輸送系を装備し堆積特性を評価した｡図4 -8に示すように 従来に比較して約5-1 0倍程度の堆積速度が得られることがわかった｡このように DLl方式を利用することにより堆積速度を向上させ得ることが明らかになった｡堆積 の活性化エネルギーがバブリング法とDLl方式で異なるのは､気化器から反応管の間 の圧力損失のため､ 1 0 0%の気化効率をもってDMAHが輸送されていなことにある と考えている｡この点は今後さらに改善してゆくべき点である｡ 4-3. AトCVDクラスター装置の開発 本研究の遂行をおこなうことにより､実用化装置としてのクラスター型AトCVD装 置の設計､構築をおこなった｡図4-8にその構成を示す｡本クラスター装置を利用 し､バブリング法でAlを堆積した結果を図4-7に示す｡ 8インチウエハ上にAlを 堆積することができた｡このように実用化可能な装置を完成することができたo 1.6 1.8 2  2.2  2.4  2.6 1 00αT 【1/K】

A conventional AJ CVD machine (4-inch wafer) (Bubbling)

E] conventional AI CVD machine (4linch wafer) (DLl)

0 ∼ CVD Cluster (81inch wafer) (Bubbling)

図4-6 Al堆積速度 ︻ u ! u N ] O l t 2 t J u O ! ) ! S O d o 凸

Al-CVD Cluster Tool (TYPE･l)

[8 inch wafer, 6･chamber platform]

TiN-PVD/M (計画中) 図4-8 クラスターAl-CVD装置(8インチウエハ対応) 【5】まとめ 本研究では､ 0.25pmから0.1pm ･サブ0.1pmまでの極微細LSl多層配線構造のた めの低抵抗金属AICVD技術の確立を日的とし､平成8年度-平成1 0年度の3年間 に以下の研究を行った｡ (1) 0.25pm配線金属形成技術の確立:バリアメタルTiN上へのブランケットAl成 長技術の完成｡

DMAH [dimethyllaluminum hydride, (CH｡)2AIH]を用いたAトCVD前のTiN表

面前処理技術として､プラズマレスCIF3クリーニング技術を確立し､ TiNバリ

+cMP｣によるビアならびにコンタクト孔埋込技術となるものである0 (2) 0.1pm､サブ0.1pm配線金属形成技術としての新コンタクト構準である｢選択 成長コンタクト｣技術の開発 選択成長コンタクト形成のためには､ MOSトランジスタのソース､ドレイン の微細コンタクト孔への金属塩込技術を開発しなければならない｡この日的に､ 低温プラズマ窒化技術によるTiSiNアモルファスバリア形成技術を確立した. このアモルファスバリアは10nmの厚さで､十分なバリア性を有しており､こ のバリア上にはAIが選択的に堆積する. 0.1pm､サブ0.1LLm世代の選択成長 コンタクトプロセスを確立することができた｡ (3)実用可能なクラスターAICVD装置の設計･開発 実用装置開発に向けて､原料として利用しているDMAHの化学的安定性の確 認､さらに高速堆積可能な原料の大量輸送技術を確立する必要がある｡最近､ 検討の進められているAトCVD原料であるDMEAAと申請者の検討してきた DMAHについて､堆積特性ならびに原料そのものの化学的安定性について評価 した｡ブランケット堆積として¶Nバリア上への堆積に関してはDMAHと DMEAAはほぼ同程度の特性を示す｡しかし､選択性に関してはDMAHの方 が優れており､今後の選択成長コンタクトへの展開のためにはDMAHの方が 優れていることを明らかにした｡また､化学的安定性に関してもDMEAAは保 存しておくだけでも分解するなど非常に不安定であるのに対して､DMAHは安 定であることを明らかにした｡これらの点からDMAHを利用したAトCVD技 術の実用性が高いことを明らかにした｡さらに､実用化装置構成をめざしたク ラスターAl-CVD装置の設計､構築を行った｡ 以上､本研究では､ 0.2叫mからサブ0/叫m世代の超LSl多層配線金属形成技術を 目指して､ Al-CVD技術の確立ならびにその実用装置開発に取り組んだ｡その結果､ 実用上十分通用可能なブランケットAl-CVD技術の確立､選択成長コンタクト形成プ ロセスの確立､実用クラスターAトCVD装置の開発を行った｡これら成果がAトCVD 技術実用化へつながるものと確信している｡

kJi

婆を

義

仔口

︻

Ⅷ

TOUR ： Tohoku University Repository コメント・シート 本報告書収録の学術雑誌等発表論文は本ファイルに登録しておりません。なお、このうち東北大学 在籍の研究者の論文で、かつ、出版社等から著作権の許諾が得られた論文は、個別にTOUR に登録 しております。 TOUR http://ir.library.tohoku.ac.jp/