ＮＤ８０ＺⅢ応用プログラムq

(1)

Ｚ８０命令説明書

(2)

☆☆☆ 目次 ☆☆☆ ［はじめに］ ……… １ Ⅰ．レジスタについて ……… １ Ⅱ．８ビット転送命令 ……… １１．ＬＤｒ，ｒ’……… １２．ＬＤｒ,(ＨＬ) ……… １３．ＬＤ（ＨＬ),ｒ ……… １４．ＬＤｒ，ｎ ……… １５．ＬＤ（ＨＬ),ｎ ……… １６．ＬＤＡ,(ＢＣ）……… ２７．ＬＤＡ,(ＤＥ）……… ２８．ＬＤＡ,(ｎｎ) ……… ２９．ＬＤ（ＢＣ),Ａ ……… ２ 10. ＬＤ（ＤＥ),Ａ ……… ２ 11. ＬＤ（ｎｎ),Ａ ……… ２ 12. ＬＤｒ,(ＩＸ＋ｄ) ……… ２ 13. ＬＤｒ,(ＩＹ＋ｄ）……… ２ 14. ＬＤ（ＩＸ＋ｄ),ｒ ……… ２ 15. ＬＤ（ＩＹ＋ｄ）,ｒ ……… ２ 16. ＬＤ（ＩＸ＋ｄ）,ｎ ……… ２ 17. ＬＤ（ＩＹ＋ｄ）,ｎ ……… ２ Ⅲ．１６ビット転送命令 ……… ２ 18. ＬＤＢＣ,nn ……… ２ 19. ＬＤＤＥ,nn ……… ３ 20. ＬＤＨＬ,nn ……… ３ 21. ＬＤＳＰ,nn ……… ３ 22. ＬＤＩＸ,nn ……… ３ 23. ＬＤＩＹ,nn ……… ３ 24. ＬＤＨＬ,(ｎｎ)……… ３ 25. ＬＤＢＣ,(ｎｎ)……… ３ 26. ＬＤＤＥ,(ｎｎ)……… ３ 27. ＬＤＳＰ,(ｎｎ)……… ３ 28. ＬＤＩＸ,(ｎｎ)……… ３ 29. ＬＤＩＹ,(ｎｎ)……… ３ 30. ＬＤ（ｎｎ）,ＨＬ ……… ３ 31. ＬＤ（ｎｎ）,ＢＣ ……… ３ 32. ＬＤ（ｎｎ）,ＤＥ ……… ３ 33. ＬＤ（ｎｎ）,ＳＰ ……… ３ 34. ＬＤ（ｎｎ）,ＩＸ ……… ３ 35. ＬＤ（ｎｎ）,ＩＹ ……… ３ 36. ＬＤＳＰ, ＨＬ ……… ３ 37. ＬＤＳＰ，ＩＸ ……… ４ 38. ＬＤＳＰ，ＩＹ ……… ４ 39. ＰＵＳＨＢＣ ……… ４ 40. ＰＵＳＨＤＥ ……… ４ 41. ＰＵＳＨＨＬ ……… ４ 42. ＰＵＳＨＡＦ ……… ４ 43. ＰＵＳＨＩＸ ……… ４ 44. ＰＵＳＨＩＹ ……… ４ 45. ＰＯＰＢＣ ……… ４ 46．ＰＯＰＤＥ ……… ４ 47. ＰＯＰＨＬ ……… ４ 48. ＰＯＰＡＦ ……… ４ 49. ＰＯＰＩＸ ……… ４ 50. ＰＯＰＩＹ ……… ４ Ⅳ．交換、ブロック転送、検索命令……… ４ 51. ＥＸＤＥ，ＨＬ ……… ４ 52. ＥＸＡＦ，ＡＦ’……… ４ 53. ＥＸＸ ……… ４ 5 4 . ＥＸ（ＳＰ） , ＨＬ … … … ４ 55. ＥＸ（ＳＰ）,ＩＸ ……… ５ 56. ＥＸ（ＳＰ）,ＩＹ ……… ５ ◎ フラグについての説明 ……… ５ 57. ＬＤＩ ……… ５ 58. ＬＤＩＲ ……… ５ 59. ＬＤＤ ……… ５ 60. ＬＤＤＲ ……… ５ 61. ＣＰＩ ……… ５ 62. ＣＰＩＲ ……… ５ 63. ＣＰＤ ……… ６ 64. ＣＰＤＲ ……… ６ Ⅴ．８ビット算術・論理演算命令 ……… ６ 65. ＡＤＤＡ,r ……… ６ 66. ＡＤＤＡ,n ……… ６ 67. ＡＤＤＡ,(ＨＬ)……… ６ 68. ＡＤＤＡ,(ＩＸ＋ｄ)……… ６ 69. ＡＤＤＡ,(ＩＹ＋ｄ)……… ６ 70. ＡＤＣＡ,r ……… ６ 71. ＡＤＣＡ,n ……… ６ 72. ＡＤＣＡ,(ＨＬ)……… ６ 73. ＡＤＣＡ,(ＩＸ＋ｄ)……… ６ 74. ＡＤＣＡ,(ＩＹ＋ｄ)……… ６ 75. ＳＵＢｒ ……… ６ 76. ＳＵＢｎ ……… ６ 77. ＳＵＢ（ＨＬ）……… ６ 78. ＳＵＢ（ＩＸ＋ｄ）……… ７ 79. ＳＵＢ（ＩＹ＋ｄ）……… ７ 80. ＳＢＣＡ,r ……… ７ 81. ＳＢＣＡ,n ……… ７ 82. ＳＢＣＡ,(ＨＬ)……… ７ 83. ＳＢＣＡ,(ＩＸ＋ｄ)……… ７ 84. ＳＢＣＡ,(ＩＹ＋ｄ)……… ７ 85. ＡＮＤｒ ……… ７ 86. ＡＮＤｎ ……… ７ 87. ＡＮＤ（ＨＬ）……… ７ 88. ＡＮＤ（ＩＸ＋ｄ）……… ７ 89. ＡＮＤ（ＩＹ＋ｄ）……… ７ 90. ＯＲｒ ……… ７ 91. ＯＲｎ ……… ８ 92. ＯＲ（ＨＬ）……… ８ 93. ＯＲ（ＩＸ＋ｄ）……… ８ 94. ＯＲ（ＩＹ＋ｄ）……… ８ 95. ＸＯＲｒ ……… ８ 96. ＸＯＲｎ ……… ８ 97. ＸＯＲ（ＨＬ）……… ８ 98. ＸＯＲ（ＩＸ＋ｄ）……… ８ 99. ＸＯＲ（ＩＹ＋ｄ）……… ８ 100. ＣＰｒ ……… ８ 101. ＣＰｎ ……… ８ 102. ＣＰ（ＨＬ）……… ８ 103. ＣＰ（ＩＸ＋ｄ）……… ８ 104. ＣＰ（ＩＹ＋ｄ）……… ８ 105. ＩＮＣｒ ……… ８ 106. ＩＮＣ（ＨＬ）……… ９ 107. ＩＮＣ（ＩＸ＋ｄ） ……… ９

(3)

108. ＩＮＣ（ＩＹ＋ｄ） ……… ９ 109. ＤＥＣｒ ……… ９ 110. ＤＥＣ（ＨＬ）……… ９ 111. ＤＥＣ（ＩＸ＋ｄ）……… ９ 112. ＤＥＣ（ＩＹ＋ｄ）……… ９ Ⅵ．その他の算術演算、ＣＰＵ制御命令 … ９ 113. ＤＡＡ ……… ９ 114. ＣＰＬ ……… ９ 115. ＮＥＧ ……… ９ 116. ＣＣＦ ……… ９ 117. ＳＣＦ ……… ９ 118. ＮＯＰ ……… ９ 119. ＨＡＬＴ ……… １０ Ⅶ．１６ビット算術演算命令 ……… １０ 120. ＡＤＤＨＬ，ＢＣ ……… １０ 121. ＡＤＤＨＬ，ＤＥ ……… １０ 122. ＡＤＤＨＬ，ＨＬ ……… １０ 123. ＡＤＤＨＬ，ＳＰ ………１０ 124. ＡＤＣＨＬ，ＢＣ ……… １０ 125. ＡＤＣＨＬ，ＤＥ ……… １０ 126. ＡＤＣＨＬ，ＨＬ ……… １０ 127. ＡＤＣＨＬ，ＳＰ ……… １０ 128. ＳＢＣＨＬ，ＢＣ ……… １０ 129. ＳＢＣＨＬ，ＤＥ ……… １０ 130. ＳＢＣＨＬ，ＨＬ ……… １０ 131. ＳＢＣＨＬ，ＳＰ ……… １０ 132. ＡＤＤＩＸ，ＢＣ ……… １０ 133. ＡＤＤＩＸ，ＤＥ ……… １０ 134. ＡＤＤＩＸ，ＩＸ ……… １０ 135. ＡＤＤＩＸ，ＳＰ ……… １０ 136. ＡＤＤＩＹ，ＢＣ ……… １０ 137. ＡＤＤＩＹ，ＤＥ ……… １１ 138. ＡＤＤＩＹ，ＩＹ ……… １１ 139. ＡＤＤＩＹ，ＳＰ ……… １１ 140. ＩＮＣＢＣ ……… １１ 141. ＩＮＣＤＥ ……… １１ 142. ＩＮＣＨＬ ……… １１ 143. ＩＮＣＳＰ ……… １１ 144. ＩＮＣＩＸ ……… １１ 145. ＩＮＣＩＹ ……… １１ 146. ＤＥＣＢＣ ……… １１ 147. ＤＥＣＤＥ ……… １１ 148. ＤＥＣＨＬ ……… １１ 149. ＤＥＣＳＰ ……… １１ 150. ＤＥＣＩＸ ……… １１ 151. ＤＥＣＩＹ ……… １１ Ⅷ．回転、シフト命令 ……… １１ 152. ＲＬＣＡ ……… １１ 153. ＲＬＡ ……… １１ 154. ＲＲＣＡ ……… １２ 155. ＲＲＡ ……… １２ 156. ＲＬＣｒ ……… １２ 157. ＲＬＣ（ＨＬ）……… １２ 158. ＲＬＣ（ＩＸ＋ｄ）……… １２ 159. ＲＬＣ（ＩＹ＋ｄ）……… １２ 160. ＲＬｒ ……… １２ 161. ＲＬ（ＨＬ）……… １２ 162. ＲＬ（ＩＸ＋ｄ）……… １２ 163 ＲＬ（ＩＹ＋ｄ） ……… １２ 164. ＲＲＣｒ ……… １２ 165. ＲＲＣ（ＨＬ）……… １２ 166. ＲＲＣ（ＩＸ＋ｄ）……… １２ 167. ＲＲＣ（ＩＹ＋ｄ）……… １２ 168. ＲＲｒ ……… １２ 169. ＲＲ（ＨＬ）……… １２ 170. ＲＲ（ＩＸ＋ｄ）……… １２ 171. ＲＲ（ＩＹ＋ｄ）……… １２ 172. ＳＬＡｒ ……… １３ 173．ＳＬＡ（ＨＬ）……… １３ 174. ＳＬＡ（ＩＸ＋ｄ）……… １３ 175．ＳＬＡ（ＩＹ＋ｄ）……… １３ 176. ＳＲＡｒ ……… １３ 177. ＳＲＡ（ＨＬ）……… １３ 178. ＳＲＡ（ＩＸ＋ｄ）……… １３ 179. ＳＲＡ（ＩＹ＋ｄ）……… １３ 180. ＳＲＬｒ ……… １３ 181. ＳＲＬ（ＨＬ）……… １３ 182. ＳＲＬ（ＩＸ＋ｄ）……… １３ 183. ＳＲＬ（ＩＹ＋ｄ）……… １３ 184. ＲＬＤ ……… １３ 185. ＲＲＤ ……… １３ Ⅸ．ビットセット、リセット・テスト命令 ……… １４ 186. ＢＩＴｂ,r ……… １４ 187．ＢＩＴｂ,(ＨＬ)……… １４ 188．ＢＩＴｂ,(ＩＸ＋ｄ)……… １４ 189．ＢＩＴｂ,(ＩＹ＋ｄ)……… １４ 190．ＳＥＴｂ,r ……… １４ 191．ＳＥＴｂ,(ＨＬ)……… １４ 192. ＳＥＴｂ,(ＩＸ＋ｄ)……… １４ 193．ＳＥＴｂ,(ＩＹ＋ｄ)……… １５ 194. ＲＥＳｂ,r ……… １５ 195．ＲＥＳｂ,(ＨＬ)……… １５ 196. ＲＥＳｂ,(ＩＸ＋ｄ)……… １５ 197. ＲＥＳｂ,(ＩＹ＋ｄ)……… １５ Ⅹ．ジャンプ命令 ……… １５ 198. ＪＰｎｎ ……… １５ 199. ＪＰＮＺ,nn ……… １５ 200. ＪＰＺ,nn ……… １５ 201. ＪＰＮＣ,nn ……… １５ 202. ＪＰＣ,nn ……… １５ 203. ＪＰＰＯ,nn ……… １５ 204. ＪＰＰＥ,nn ……… １５ 205. ＪＰＰ,nn ……… １６ 206. ＪＰＭ,nn ……… １６ 207. ＪＲｅ ……… １６ 208. ＪＲＣ,e ……… １６ 209. ＪＲＮＣ,e ……… １６ 210. ＪＲＺ,e ……… １６ 211. ＪＲＮＺ,e ……… １６ 212. ＪＰ（ＨＬ） ……… １６ 213. ＪＰ（ＩＸ）……… １６ 214. ＪＰ（ＩＹ）……… １６ 215. ＤＪＮＺｅ ……… １６ ⅩⅠ．コール、リターン命令 ……… １６ 216. ＣＡＬＬｎｎ ……… １６ 217. ＣＡＬＬＮＺ,nn ……… １６ 218. ＣＡＬＬＺ,nn ……… １７

(4)

219. ＣＡＬＬＮＣ,nn ……… １７ 220. ＣＡＬＬＣ,nn ……… １７ 221. ＣＡＬＬＰＯ,nn ……… １７ 222. ＣＡＬＬＰＥ,nn ……… １７ 223. ＣＡＬＬＰ,nn ……… １７ 224. ＣＡＬＬＭ,nn ……… １７ 225. ＲＥＴ ……… １７ 226. ＲＥＴＮＺ ……… １７ 227. ＲＥＴＺ ……… １７ 228. ＲＥＴＮＣ ……… １７ 229. ＲＥＴＣ ……… １７ 230. ＲＥＴＰＯ ……… １７ 231. ＲＥＴＰＥ ……… １７ 232. ＲＥＴＰ ……… １７ 233. ＲＥＴＭ ……… １７ 234. ＲＥＴＩ ……… １７ 235. ＲＥＴＮ ……… １７ 236. ＲＳＴｎ ……… １７ ⅩⅡ．入出力命令 ……… １８ 237. ＩＮＡ,(ｎ)……… １８ 238. ＩＮｒ,(Ｃ)……… １８ 239. ＩＮＩ ……… １８ 240. ＩＮＩＲ ……… １８ 241. ＩＮＤ ……… １８ 242. ＩＮＤＲ ……… １８ 243. ＯＵＴ（ｎ）,Ａ ……… １８ 244．ＯＵＴ（Ｃ）,ｒ ……… １８ 245. ＯＵＴＩ ……… １８ 246. ＯＴＩＲ ……… １８ 247. ＯＵＴＤ ……… １８ 248. ＯＴＤＲ ……… １８ ⅩⅢ．割込制御 249. ＤＩ ……… １９ 250. ＥＩ ……… １９ 251. ＩＭ０ ……… １９ 252. ＩＭ１ ……… １９ 253. ＩＭ２ ……… １９〒463‐0067 名古屋市守山区守山２－８－１４パレス守山３０５有限会社中日電工 ℡052‐791‐6254 Fax052‐791‐1391 E‐mail [email protected] ２０１０．３．２０Ｒｅｖ．１．０

(5)

Ｚ８０命令説明書［はじめに］Ｚ８０はザイログ社が開発した８ビットＣＰＵで、８０８０（インテル社）の命令の全てを含み、さらにその上全く新しい多くの命令を実行することができます。８０８０の命令については全く同じ命令コードで８０８０と同じ動作をしますが、Ｚ８０と８０８０はメーカーが異なるため同じ命令コードであってもニーモニックは異なっています。例）コード７Ｅのときザイログ社はＬＤＡ，（ＨＬ）インテル社はＭＯＶＡ，Ｍと表記します。この説明書ではＺ８０ニーモニック（ザイログニーモニック）に従って説明してありますが、同時に８０８０ニーモニック（インテルニーモニック）も併記してあります。説明の後ろに（）で記してあるのがインテルニーモニックです。インテルニーモニックが記してない命令は８０８０には無くて新たにＺ８０で追加された命令です。 Ⅰ．レジスタについて８ビットレジスタＢ、Ｃ、Ｄ、Ｅ、Ｈ、Ｌ、Ａ、Ｆ１６ビットレジスタＳＰ、ＰＣについては８０８０と全く同じです。Ｚ８０にはこの他に裏レジスタとしてＢ’、Ｃ’、Ｄ’、Ｅ’、Ｈ’、Ｌ’、Ａ’、Ｆ’がありＥＸ命令で交互に使用することができますが、初心者が使用すると混乱しますので慣れるまでは使わない方が良いでしょう。この他にインデックスレジスタＩＸ、ＩＹ（１６ビット）があります。これによって相対アドレッシングが可能になっています。この他ＩレジスタとＲレジスタがありますが普通の処理では使いません。 Ⅱ．８ビット転送命令［注］以下の説明中、クロックというのはその命令を実行するのに必要なサイクル数のことで、ＣＰＵクロックが６ＭＨｚのとき、１クロックは１／６μＳ（０．１６７μＳ）になります。したがってたとえばクロック＝７の命令の実行時間は０．１６７×７＝１．１３４μＳになります。１．ＬＤｒ，ｒ’ コード（表１）クロック４ｒ、ｒ’はＢ、Ｃ、Ｄ、Ｅ、Ｈ、Ｌ、Ａを表します。ｒ’の内容をｒに転送します。ｒ’の内容は変化しません。（ＭＯＶｒ１，ｒ２）２．ＬＤｒ，（ＨＬ）コード（表２）クロック７（ＨＬ）はＨＬレジスタで示されるメモリを表します。（ＨＬ）の内容をｒに転送します。（ＨＬ）の内容は変化しません。（ＭＯＶｒ，Ｍ）（表１）（表２）（表３）ｒ’ ＢＣＤＥＨＬＡｒｒＢ４０４１４２４３４４４５４７Ｂ４６Ｂ７０Ｃ４８４９４Ａ４Ｂ４Ｃ４Ｄ４ＦＣ４ＥＣ７１Ｄ５０５１５２５３５４５５５７Ｄ５６Ｄ７２ｒＥ５８５９５Ａ５Ｂ５Ｃ５Ｄ５ＦＥ５ＥＥ７３Ｈ６０６１６２６３６４６５６７Ｈ６６Ｈ７４Ｌ６８６９６Ａ６Ｂ６Ｃ６Ｄ６ＦＬ６ＥＬ７５Ａ７８７９７Ａ７Ｂ７Ｃ７Ｄ７ＦＡ７ＥＡ７７３．ＬＤ（ＨＬ），ｒコード（表３）クロック７ｒの内容を（ＨＬ）に転送します。ｒの内容は変化しません。（ＭＯＶＭ，ｒ）４．ＬＤｒ，ｎコード（表４）クロック７ｎはこの命令コードの次のアドレスに書かれたデータを示します。８ビットデータｎをｒに転送します。（ＭＶＩｒ，ｎ）５．ＬＤ（ＨＬ），ｎコード３６×× クロック１０ｎを（ＨＬ）に転送します（××は任意の８ビットデータを表します）。（ＭＶＩＭ，ｎ）（表４）（表５）（表６）ｒｒｒＢ０６×× ＢＤＤ４６×× ＢＦＤ４６×× Ｃ０Ｅ×× ＣＤＤ４Ｅ×× ＣＦＤ４Ｅ×× Ｄ１６×× ＤＤＤ５６×× ＤＦＤ５６×× Ｅ１Ｅ×× ＥＤＤ５Ｅ×× ＥＦＤ５Ｅ×× Ｈ２６×× ＨＤＤ６６×× ＨＦＤ６６×× Ｌ２Ｅ×× ＬＤＤ６Ｅ×× ＬＦＤ６Ｅ×× Ａ３Ｅ×× ＡＤＤ７Ｅ×× ＡＦＤ７Ｅ×× 表５、表６の××はインデックスレジスタに対する増分ｄを示します

(6)

６．ＬＤＡ，（ＢＣ）コード０Ａクロック７（ＢＣ）はＢＣレジスタで示されるメモリを表します。（ＢＣ）の内容をＡに転送します。（ＢＣ）の内容は変化しません。（ＬＤＡＸＢ）７．ＬＤＡ，（ＤＥ）コード１Ａクロック７（ＤＥ）はＤＥレジスタで示されるメモリを表します。（ＤＥ）の内容をＡに転送します。（ＤＥ）の内容は変化しません。（ＬＤＡＸＤ）８．ＬＤＡ，（ｎｎ）コード３Ａ×××× クロック１３（ｎｎ）は命令コード３Ａに続く２バイトデータで示されるアドレスのメモリを表します。（ｎｎ）の内容をＡに転送します。（ｎｎ）の内容は変化しません。（ＬＤＡｎｎ）この命令のように２バイトのデータを扱う場合には先に来るほうが下位アドレスであとに上位アドレスがきます。たとえば１２３４番地の内容を転送する場合のコードは３Ａ３４１２になります。９．ＬＤ（ＢＣ），Ａコード０２クロック７Ａの内容を（ＢＣ）に転送します。Ａの内容は変化しません。（ＳＴＡＸＢ）１０．ＬＤ（ＤＥ），Ａコード１２クロック７Ａの内容を（ＤＥ）に転送します。Ａの内容は変化しません。（ＳＴＡＸＤ）１１．ＬＤ（ｎｎ），Ａコード３２×××× クロック１３Ａの内容を（ｎｎ）に転送します。Ａの内容は変化しません。（ＳＴＡＸｎｎ）ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。１２．ＬＤｒ，（ＩＸ＋ｄ）コード（表５）クロック１９（ＩＸ＋ｄ）の内容をｒに転送します。（ＩＸ＋ｄ）はインデックスレジスタＩＸで示されるアドレスに＋ｄしたアドレスのメモリを示します。ｄは＋方向に００～７Ｆ、－方向にＦＦ～８０までの数が許されます。ＦＦは＋ＦＦ（１０進の２５５ではなくて符号付数で－１を意味します。００～７ＦはＩＸで示すアドレス値にそのまま加算されて真のアドレスを示しますが、ＦＦ～８０はＩＸで示すアドレス値に対してＦＦＦＦ～ＦＦ８０の加算が行われます。実際には１～８０がＩＸの値から減算されてそれが真のアドレスになります。（ＩＸ＋ｄ）の内容は変化しません。１３．ＬＤｒ，（ＩＹ＋ｄ）コード（表６）クロック１９ＩＸのかわりにＩＹを使うだけで動作は１２．と同じです。１４．ＬＤ（ＩＸ＋ｄ),ｒコード（表７）クロック１９１２．ＬＤｒ，（ＩＸ＋ｄ）とは逆に、（ＩＸ＋ｄ）にｒの内容を入れます。１５．ＬＤ（ＩＹ＋ｄ),ｒコード（表８）クロック１９１３．ＬＤｒ，（ＩＹ＋ｄ）とは逆に、（ＩＹ＋ｄ）にｒの内容を入れます。（表７）（表８）ｒｒＢＤＤ７０×× ＢＦＤ７０×× ＣＤＤ７１×× ＣＦＤ７１×× ＤＤＤ７２×× ＤＦＤ７２×× ＥＤＤ７３×× ＥＦＤ７３×× ＨＤＤ７４×× ＨＦＤ７４×× ＬＤＤ７５×× ＬＦＤ７５×× ＡＤＤ７７×× ＡＦＤ７７×× 表７、表８の××はインデックスレジスタに対する増分ｄを示します１６．ＬＤ（ＩＸ＋ｄ),ｎコードＤＤ３６××○○ クロック１９（ＩＸ＋ｄ）にデータｎを転送します。（××はインデックスレジスタの増分ｄ， ○○は８ビットのデータｎを示します。）１７．ＬＤ（ＩＹ＋ｄ),ｎコードＦＤ３６××○○ クロック１９（ＩＹ＋ｄ）にデータｎを転送します。（××はインデックスレジスタの増分ｄ， ○○は８ビットのデータｎを示します。）以上の他にＬＤＡ,ＩＬＤＡ,ＲＬＤＩ,ＡＬＤＲ,Ａの４命令がありますが一般には使いません。ここでは説明を省略します。 Ⅲ．１６ビット転送命令（この命令群もフラグに影響を与えません）１８．ＬＤＢＣ,ｎｎコード０１×××× クロック１０１６ビットのデータｎｎをペアレジスタＢＣに転送します。

(7)

ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。（ＬＸＩＢ，ｎｎ）１９．ＬＤＤＥ,ｎｎコード１１×××× クロック１０ｎｎをＤＥに転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。（ＬＸＩＤ,ｎｎ）２０．ＬＤＨＬ,ｎｎコード２１×××× クロック１０ｎｎをＨＬに転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。（ＬＸＩＨ,ｎｎ）２１．ＬＤＳＰ,ｎｎコード３１×××× クロック１０ｎｎをＳＰに転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。（ＬＸＩＳＰ,ｎｎ） 22. ＬＤＩＸ,ｎｎコードＤＤ２１×××× クロック１４ｎｎをＩＸに転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。２３．ＬＤＩＹ,ｎｎコードＦＤ２１×××× クロック１４ｎｎをＩＹに転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。２４．ＬＤＨＬ,（ｎｎ）コード２Ａ×××× クロック１６２バイトのデータｎｎによって示されるアドレスのメモリ内容をＬに、ｎｎ＋１番地のメモリ内容をＨに転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。（ＬＨＬＤｎｎ）２５．ＬＤＢＣ,（ｎｎ）コードＥＤ４Ｂ×××× クロック２０（ｎｎ）をＣへ、（ｎｎ＋１）をＢへ転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。２６．ＬＤＤＥ,（ｎｎ）コードＥＤ５Ｂ×××× クロック２０（ｎｎ）をＥへ、（ｎｎ＋１）をＤへ転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。２７．ＬＤＳＰ,（ｎｎ）コードＥＤ７Ｂ×××× クロック２０（ｎｎ）、（ｎｎ＋１）をＳＰへ転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。２８．ＬＤＩＸ,（ｎｎ）コードＤＤ２Ａ×××× クロック２０（ｎｎ）、（ｎｎ＋１）をＩＸへ転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。２９．ＬＤＩＹ,（ｎｎ）コードＦＤ２Ａ×××× クロック２０（ｎｎ）、（ｎｎ＋１）をＩＹへ転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。３０．ＬＤ（ｎｎ）,ＨＬコード２２×××× クロック１６Ｌの内容を（ｎｎ）へ、Ｈの内容を（ｎｎ＋１）へ転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。（ＳＨＬＤｎｎ) ３１．ＬＤ（ｎｎ）,ＢＣコードＥＤ４３×××× クロック２０Ｃの内容を（ｎｎ）へ、Ｂの内容を（ｎｎ＋１）へ転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。３２．ＬＤ（ｎｎ）,ＤＥコードＥＤ５３×××× クロック２０Ｅの内容を（ｎｎ）へ、Ｄの内容を（ｎｎ＋１）へ転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。３３．ＬＤ（ｎｎ）,ＳＰコードＥＤ７３×××× クロック２０ＳＰの内容を（ｎｎ）、（ｎｎ＋１）へ転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。３４．ＬＤ（ｎｎ）,ＩＸコードＤＤ２２×××× クロック２０ＩＸの内容を（ｎｎ）、（ｎｎ＋１）へ転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。３５．ＬＤ（ｎｎ）,ＩＹコードＦＤ２２×××× クロック２０ＩＹの内容を（ｎｎ）、（ｎｎ＋１）へ転送します。ｎｎの実際の表記については８．ＬＤＡ，（ｎｎ）の説明を参照してください。３６．ＬＤＳＰ,ＨＬコードＦ９クロック６ＨＬの内容をＳＰに転送します。（ＳＰＨＬ）

(8)

３７．ＬＤＳＰ,ＩＸコードＤＤＦ９クロック１０ＩＸの内容をＳＰに転送します。３８．ＬＤＳＰ,ＩＹコードＦＤＦ９クロック１０ＩＹの内容をＳＰに転送します。３９．ＰＵＳＨＢＣコードＣ５クロック１１ペアレジスタＢＣの内容をＳＰで示されるプッシュダウンスタックへ転送します。（ＳＰ－１）←Ｂ，（ＳＰ－２）←Ｃ。（ＰＵＳＨＢ）４０．ＰＵＳＨＤＥコードＤ５クロック１１ＤＥの内容をスタックに転送します。（ＳＰ－１）←Ｄ，（ＳＰ－２）←Ｅ。（ＰＵＳＨＤ）４１．ＰＵＳＨＨＬコードＥ５クロック１１ＨＬの内容をスタックに転送します。（ＳＰ－１）←Ｈ，（ＳＰ－２）←Ｌ。（ＰＵＳＨＨ）４２．ＰＵＳＨＡＦコードＦ５クロック１１アキュムレータＡとフラグレジスタＦの内容をスタックに転送します。（ＳＰ－１）←Ａ，（ＳＰ－２）←Ｆ。（ＰＵＳＨＰＳＷ）４３．ＰＵＳＨＩＸコードＤＤＥ５クロック１５ＩＸの内容をスタックに転送します。４４．ＰＵＳＨＩＹコードＦＤＥ５クロック１５ＩＹの内容をスタックに転送します。４５．ＰＯＰＢＣコードＣ１クロック１０スタックのトップにあるデータがＢＣに転送されます。Ｃ←（ＳＰ）、Ｂ←（ＳＰ＋１）。（ＰＯＰＢ）４６．ＰＯＰＤＥコードＤ１クロック１０スタックのトップにあるデータがＤＥに転送されます。Ｅ←（ＳＰ）、Ｄ←（ＳＰ＋１）。（ＰＯＰＤ）４７．ＰＯＰＨＬコードＥ１クロック１０スタックのトップにあるデータがＨＬに転送されます。Ｌ←（ＳＰ）、Ｈ←（ＳＰ＋１）。（ＰＯＰＨ）４８．ＰＯＰＡＦコードＦ１クロック１０スタックのトップにあるデータがＡ及びＦに転送されます。Ｆ←（ＳＰ）、Ａ←（ＳＰ＋１）。（ＰＯＰＰＳＷ）４９．ＰＯＰＩＸコードＤＤＥ１クロック１４スタックのトップにあるデータがＩＸに転送されます。５０．ＰＯＰＩＹコードＦＤＥ１クロック１４スタックのトップにあるデータがＩＹに転送されます。 Ⅳ．交換、ブロック転送、検索命令５１．ＥＸＤＥ,ＨＬコードＥＢクロック４ペアレジスタＤＥとＨＬの内容を交換します。（ＸＣＨＧ）５２．ＥＸＡＦ,ＡＦ’ コード０８クロック４Ａ及びＦとこれに対応する裏レジスタＡ’、Ｆ’とを交換します。なお、プログラム実行のうえで「表レジスタ」と「裏レジスタ」とは全く同等で区別して認識することはできません。したがって不用意にこの命令を用いると混乱を招きます。この点については次のＥＸＸ命令も同じです。しかし、スタックを使わないでレジスタの退避に用いることが出来るので使い方によっては便利な命令です。その意味では次のＥＸＸ命令はＢＣ，ＤＥ，ＨＬの３つのペアレジスタを一度に交換できるため更にメリットが大きくなります。５３．ＥＸＸコードＤ９クロック４ペアレジスタＢＣとＢＣ’、ＤＥとＤＥ’、ＨＬとＨＬ’とを交換します。（５２．ＥＸＡＦ，ＡＦ’参照）５４．ＥＸ（ＳＰ),ＨＬコードＥ３クロック１９スタックのトップにあるデータ（２バイト）とペアレジスタＨＬの内容を交換します。Ｌと（ＳＰ）、Ｈと（ＳＰ＋１）の内容を交換します。（ＸＴ

(9)

ＨＬ）５５．ＥＸ（ＳＰ),ＩＸコードＤＤＥ３クロック２３スタックのトップにあるデータ（２バイト）とＩＸとの内容を交換します。５６．ＥＸ（ＳＰ),ＩＹコードＦＤＥ３クロック２３スタックのトップあるデータ（２バイト）とＩＹとの内容を交換します。［フラグについて］以上の命令はフラグに影響を与えませんが、以下の命令はそれぞれフラグに影響を与えます。なお、フラグの記号が８０８０の表現と一部異なっています。念のため以下に整理しておきます。Ｃキャリーフラグ計算結果のオーバーフローでセットされ、ローティト命令でもセット、リセットされる。Ｚゼロフラグ計算結果がゼロのときセット。Ｐ／Ｖパリティ／オーバーフローフラグ（８０８０：Ｐ）１バイト内の１になっているビット数が偶数でセット、奇数でリセット、また算術演算の結果オーバーフローでセット。Ｓサインフラグ計算結果がマイナスのときセット、（８ビット目が１の数がマイナスになる。ＦＦ～８０がマイナス、００～７Ｆがプラス）Ｎ加減算フラグＡＤＤ命令のとき０、ＳＵＢ命令のとき１（ＤＡＡ命令に使用される）Ｈハーフキャリーフラグ（８０８０：ＣＹ4 ）算術演算のビット３とビット４との間のキャリー、ボローの有無によってＳＥＴ、ＲＥＳＥＴされる。 ◎ フラグレジスタＦにおける各フラグの位置７６５４３２１０ＳＺ × Ｈ × P/V ＮＣ ×は使用されないなお、以下の説明では影響を受けるフラグのみ表記します。書いてないフラグは影響を受けないことを意味します。５７．ＬＤＩコードＥＤＡ０クロック１６ＨＬレジスタで示されるメモリアドレスの内容をＤＥレジスタで示されるメモリアドレスへ転送したうえでＨＬ、ＤＥを＋１します。また同時にＢＣの内容を－１します。つまり（ＤＥ）←（ＨＬ）、ＨＬ←ＨＬ＋１、ＤＥ←ＤＥ＋１、ＢＣ←ＢＣ－１この命令の実行によって、ＢＣ＝０になるとＰ／Ｖ＝０、それ以外ではＰ／Ｖ＝１になります。またＮ、Ｈはつねに０になります。５８．ＬＤＩＲコードＥＤＢ０クロック２１(BC≠0)、１６(BC=0) とても便利な命令です。（ＨＬ）から（ＤＥ）へデータ転送し、ＨＬとＤＥを＋１すると共にＢＣレジスタを－１してＢＣ＝０になるまでくり返し実行します。転送したいデータの先頭アドレスをＨＬに、転送先の先頭アドレスをＤＥに入れ、転送バイト数をＢＣに入れたうえでこの命令を実行させるだけでデータブロックの転送が行われます。Ｐ／Ｖ＝０、Ｎ＝０、Ｈ＝０５９．ＬＤＤコードＥＤＡ８クロック１６５７．ＬＤＩと同様（ＤＥ）←（ＨＬ）を実行し、ＢＣ←ＢＣ－１しますが、ＨＬ，ＤＥに対しては内容を－１します。ＢＣ＝０のときＰ／Ｖ＝０、ＢＣ≠０のときＰ／Ｖ＝１。Ｎ、Ｈは常に０になります。６０．ＬＤＤＲコードＥＤＢ８クロック２１(BC≠0)、１６(BC=0) ５８．ＬＤＩＲと同様（ＤＥ）←（ＨＬ）を繰り返しますがＤＥ、ＨＬは－１されＢＣも－１されます。ＢＣ＝０になるまで繰り返し実行されます。Ｐ／Ｖ＝０、Ｎ＝０、Ｈ＝０６１．ＣＰＩコードＥＤＡ１クロック１６Ａ－（ＨＬ）を計算しこの結果によってＺ、Ｓ、Ｈがセット又はリセットされ、Ｎ＝１になります。Ａ,（ＨＬ）は変化しません。また同時にＨＬが＋１されＢＣが－１されます。その結果ＢＣ＝０ならばＰ／Ｖ＝０、ＢＣ≠０ならＰ／Ｖ＝１になります。６２．ＣＰＩＲコードＥＤＢ１クロック２１(BC≠0)、１６(BC=0) 上記と同じようにＡ－（ＨＬ）を行いますがこの場合はＢＣ＝０になるまで又はＡ－（ＨＬ）＝０、つまりＡ＝（ＨＬ）になるようなデータが見つかるまで繰り返し実行されます。この命令の実行の結果、Ａ－（ＨＬ）＝０のときＺ＝１、Ａ－（ＨＬ）＜０のときＳ＝１、ＢＣ≠０ならＰ／Ｖ＝１、またＮはつねに１になります。計算結果によってＨがセット、リセットされます。

(10)

６３．ＣＰＤコードＥＤＡ９クロック１６ＨＬが－１される点を除いて他は６１．ＣＰＩと同じです。６４．ＣＰＤＲコードＥＤＢ９クロック２１(BC≠0)、１６(BC=0) ＨＬが－１されていく点を除いて他は６２．ＣＰＩＲと同じです。 Ⅴ．８ビット算術・論理演算命令このグループの命令はＩＮＣ，ＤＥＣ命令を除いてすべてアキュムレータ（Ａレジスタ）との間で演算されます。また、すべてフラグに影響を与えます。６５．ＡＤＤＡ,r コード（表９）クロック４アキュムレータＡとレジスタｒとを加算し結果をＡに入れます。この結果Ｃ、Ｚ、Ｓ、Ｈがセット、リセットされＮ＝０になります。また、結果がオーバーフローしたときＰ／Ｖ＝１、その他のときはＰ／Ｖ＝０になります。（ＡＤＤｒ）６６．ＡＤＤＡ,n コードＣ６×× クロック７Ａとｎとを加算し、結果をＡに入れます。フラグについては６５．ＡＤＤＡ，r と同じです。（ＡＤＩｎ）（表９）（表１０）ｒｒＢ８０Ｂ８８Ｃ８１Ｃ８９Ｄ８２Ｄ８ＡＥ８３Ｅ８ＢＨ８４Ｈ８ＣＬ８５Ｌ８ＤＡ８７Ａ８Ｆ６７．ＡＤＤＡ,（ＨＬ）コード８６クロック７ＡとＨＬを加算し、結果をＡに入れます。フラグについては６５．ＡＤＤＡ,r と同じです。（ＡＤＤＭ）６８．ＡＤＤＡ,（ＩＸ＋ｄ）コードＤＤ８６×× クロック１９Ａと（ＩＸ＋ｄ）を加算し、結果をＡに入れます。××は増分ｄです。フラグについては６５．ＡＤＤＡ,r と同じです。６９．ＡＤＤＡ,（ＩＹ＋ｄ）コードＦＤ８６×× クロック１９Ａと（ＩＹ＋ｄ）を加算し、結果をＡに入れます。××は増分ｄです。フラグについては６５．ＡＤＤＡ,r と同じです。７０．ＡＤＣＡ,r コード（表１０）クロック４ＡとレジスタｒとさらにキャリーフラグＣとを加算し結果をＡに入れます。フラグについては６５．ＡＤＤＡ，r と同じです。（ＡＤＣｒ）７１．ＡＤＣＡ,n コードＣＥ×× クロック７ＡとｎとキャリーＣとを加算し、Ａに入れます。フラグについては６５．ＡＤＤＡ，r と同じです。（ＡＣＩｎ）７２．ＡＤＣＡ,(ＨＬ）コード８Ｅクロック７Ａと（ＨＬ）とキャリーＣとを加算し、Ａに入れます。フラグについては６５．ＡＤＤＡ,r と同じです。（ＡＤＣＭ）７３．ＡＤＣＡ,（ＩＸ＋ｄ）コードＤＤ８Ｅ×× クロック１９Ａと（ＩＸ＋ｄ）とキャリーＣとを加算しＡに入れます。××は増分ｄです。フラグについては６５．ＡＤＤＡ,r と同じです。７４．ＡＤＣＡ,（ＩＹ＋ｄ）コードＦＤ８Ｅ×× クロック１９Ａと（ＩＹ＋ｄ）とキャリーＣとを加算しＡに入れます。フラグについては６５．ＡＤＤＡ,r と同じです。７５．ＳＵＢｒコード（表１１）クロック４Ａからｒを引いて結果をＡに入れます。フラグはＮ＝１になることを除いて６５．ＡＤＤＡ，r と同じです。（ＳＵＢｒ）７６．ＳＵＢｎコードＤ６×× クロック７Ａからｎを引いて結果をＡに入れます。フラグは７５．ＳＵＢｒと同じです。（ＳＵＩｎ）７７．ＳＵＢ（ＨＬ）コード９６クロック７Ａから（ＨＬ）を引いて結果をＡに入れます。フラグは７５．ＳＵＢｒと同じです。（ＳＵＢＭ）

(11)

（表１１）（表１２）ｒｒＢ９０Ｂ９８Ｃ９１Ｃ９９Ｄ９２Ｄ９ＡＥ９３Ｅ９ＢＨ９４Ｈ９ＣＬ９５Ｌ９ＤＡ９７Ａ９Ｆ７８．ＳＵＢ（ＩＸ＋ｄ）コードＤＤ９６×× クロック１９Ａから（ＩＸ＋ｄ）を引いて結果をＡに入れます。フラグは７５．ＳＵＢｒと同じです。７９．ＳＵＢ（ＩＹ＋ｄ）コードＦＤ９６×× クロック１９Ａから（ＩＹ＋ｄ）を引いて結果をＡに入れます。フラグは７５．ＳＵＢｒと同じです。８０．ＳＢＣＡ,r コード（表１２）クロック４Ａからｒを引き、さらにキャリーＣを引いて結果をＡに入れます。フラグは７５．ＳＵＢｒと同じです。（ＳＢＢｒ）８１．ＳＢＣＡ,n コードＤＥ×× クロック７Ａからｎを引き、さらにキャリーＣを引いて結果をＡに入れます。フラグは７５．ＳＵＢｒと同じです。（ＳＢＩｎ）８２．ＳＢＣＡ,(ＨＬ）コード９Ｅクロック７Ａから（ＨＬ）を引き、さらにキャリーＣを引いて結果をＡに入れます。フラグは７５．ＳＵＢｒと同じです。（ＳＢＢＭ）８３．ＳＢＣＡ,（ＩＸ＋ｄ）コードＤＤ９Ｅ×× クロック１９Ａから（ＩＸ＋ｄ）を引き、さらにキャリーＣを引いて結果をＡに入れます。フラグは７５．ＳＵＢｒと同じです。８４．ＳＢＣＡ,（ＩＹ＋ｄ）コードＦＤ９Ｅ×× クロック１９Ａから（ＩＹ＋ｄ）を引き、さらにキャリーＣを引いて結果をＡに入れます。フラグは７５．ＳＵＢｒと同じです。８５．ＡＮＤｒコード（表１３）クロック４Ａとレジスタｒとの論理積（ＡＮＤ）をとって結果をＡに入れます。フラグはＣ＝０、Ｎ＝０、Ｈ＝１になり、結果が０ならＺ＝１、また、マイナスならＳ＝１になり、結果のうち１のビットが偶数ならばＰ／Ｖ＝１となります。（ＡＮＡｒ）（表１３）（表１４）ｒｒＢＡ０ＢＢ０ＣＡ１ＣＢ１ＤＡ２ＤＢ２ＥＡ３ＥＢ３ＨＡ４ＨＢ４ＬＡ５ＬＢ５ＡＡ７ＡＢ７８６．ＡＮＤｎコードＥ６×× クロック７ＡとｎとのＡＮＤをとって結果をＡに入れます。フラグは８５．ＡＮＤｒと同じです。（ＡＮＩｎ）８７．ＡＮＤ（ＨＬ）コードＡ６クロック７Ａと（ＨＬ）とのＡＮＤをとって結果をＡに入れます。フラグは８５．ＡＮＤｒと同じです。（ＡＮＡＭ）８８．ＡＮＤ（ＩＸ＋ｄ）コードＤＤＡ６×× クロック１９Ａと（ＩＸ＋ｄ）とのＡＮＤをとって結果をＡに入れます。フラグは８５．ＡＮＤｒと同じです。８９．ＡＮＤ（ＩＹ＋ｄ）コードＦＤＡ６×× クロック１９Ａと（ＩＹ＋ｄ）とのＡＮＤをとって結果をＡに入れます。フラグは８５．ＡＮＤｒと同じです。９０．ＯＲｒコード（表１４）クロック４Ａとｒとの論理和（ＯＲ）をとって結果をＡに入れます。フラグは、Ｈ＝０になることを除いては８５．ＡＮＤｒと同じです。（ＯＲＡｒ）

(12)

９１．ＯＲｎコードＦ６×× クロック７ＡとｎとのＯＲをとって結果をＡに入れます。フラグは、９０．ＯＲｒと同じです。（ＯＲＩｎ）９２．ＯＲ（ＨＬ）コードＢ６クロック７Ａと（ＨＬ）とのＯＲをとって結果をＡに入れます。フラグは、９０．ＯＲｒと同じです。（ＯＲＡＭ）９３．ＯＲ（ＩＸ＋ｄ）コードＤＤＢ６×× クロック１９Ａと（ＩＸ＋ｄ）とのＯＲをとって結果をＡに入れます。フラグは、９０．ＯＲｒと同じです。９４．ＯＲ（ＩＹ＋ｄ）コードＦＤＢ６×× クロック１９Ａと（ＩＹ＋ｄ）とのＯＲをとって結果をＡに入れます。フラグは、９０．ＯＲｒと同じです。９５．ＸＯＲｒコード（表１５）クロック４Ａとｒとの排他的論理和（ＥｘｃｌｕｓｉｖｅＯＲ）をとって結果をＡに入れます。フラグは９０．ＯＲｒと同じです。（ＸＲＡｒ）（表１５）（表１６）ｒｒＢＡ８ＢＢ８ＣＡ９ＣＢ９ＤＡＡＤＢＡＥＡＢＥＢＢＨＡＣＨＢＣＬＡＤＬＢＤＡＡＦＡＢＦ９６．ＸＯＲｎコードＥＥ×× クロック７Ａとｎとの排他的論理和をとって結果をＡに入れます。フラグは９０．ＯＲｒと同じです。（ＸＲＩｎ）９７．ＸＯＲ（ＨＬ）コードＡＥクロック７Ａと（ＨＬ）との排他的論理和をとって結果をＡに入れます。フラグは９０．ＯＲｒと同じです。（ＸＲＡＭ）９８．ＸＯＲ（ＩＸ＋ｄ）コードＤＤＡＥ×× クロック１９Ａと（ＩＸ＋ｄ）との排他的論理和をとって結果をＡに入れます。フラグは９０．ＯＲｒと同じです。９９．ＸＯＲ（ＩＹ＋ｄ）コードＦＤＡＥ×× クロック１９Ａと（ＩＹ＋ｄ）との排他的論理和をとって結果をＡに入れます。フラグは９０．ＯＲｒと同じです。１００．ＣＰｒコード（表１６）クロック４Ａとｒとを比較します。具体的にはＡ－ｒを計算しその結果をフラグによって示します。しかしＳＵＢｒ命令とは異なりＡの内容は変化しません。Ｎ＝１になります。Ａ－ｒでボローが生じた時Ｃ＝１、またＡ＝ｒのときＺ＝１、Ａ－ｒがマイナスの時Ｓ＝１、Ａ－ｒの結果、ビット４からのボローがあればＨ＝１、結果がオーバーフローならＰ／Ｖ＝１になります。（ＣＭＰｒ）１０１．ＣＰｎコードＦＥ×× クロック７Ａとｎとを比較します。フラグは１００．ＣＰｒと同じです。（ＣＰＩｎ）１０２．ＣＰ（ＨＬ）コードＢＥクロック７Ａと（ＨＬ）とを比較します。フラグは１００．ＣＰｒと同じです。（ＣＭＰＭ）１０３．ＣＰ（ＩＸ＋ｄ）コードＤＤＢＥ×× クロック１９Ａと（ＩＸ＋ｄ）とを比較します。フラグは１００．ＣＰｒと同じです。１０４．ＣＰ（ＩＹ＋ｄ）コードＦＤＢＥ×× クロック１９Ａと（ＩＹ＋ｄ）とを比較します。フラグは１００．ＣＰｒと同じです。１０５．ＩＮＣｒコード（表１７）クロック４レジスタｒの内容を＋１します。以下のＩＮＣ，ＤＥＣ命令ではキャリーＣのみ変化しません。注意して下さい。Ｎ＝０になります。結果が０ならＺ＝１、マイナスならＳ＝１、この命令の実行後、結果が８０Ｈならば（つまり実行前の値が７ＦＨならば）Ｐ／Ｖ＝１になります。ビット３からキャリーが出ればＨ＝１になります。（ＩＮＲｒ）

(13)

（表１７）（表１８）ｒｒＢ０４Ｂ０５Ｃ０ＣＣ０ＤＤ１４Ｄ１５Ｅ１ＣＥ１ＤＨ２４Ｈ２５Ｌ２ＣＬ２ＤＡ３ＣＡ３Ｄ１０６．ＩＮＣ（ＨＬ）コード３４クロック１１（ＨＬ）の内容を＋１します。フラグは１０５．.ＩＮＣｒと同じです。（ＩＮＲＭ）１０７．ＩＮＣ（ＩＸ＋ｄ）コードＤＤ３４×× クロック２３（ＩＸ＋ｄ）の内容を＋１します。フラグは１０５．ＩＮＣｒと同じです。１０８．ＩＮＣ（ＩＹ＋ｄ）コードＦＤ３４×× クロック２３（ＩＹ＋ｄ）の内容を＋１します。フラグは１０５．ＩＮＣｒと同じです。１０９．ＤＥＣｒコード（表１８）クロック４ｒの内容を－１します。フラグはＮ＝１になります。また，結果が７ＦＨ（つまり実行前の値が８０Ｈ）ならばＰ／Ｖ＝１、この他のフラグについては１０５．ＩＮＣｒと同じです。（ＤＣＲｒ）１１０．ＤＥＣ（ＨＬ）コード３５クロック１１（ＨＬ）の内容を－１します。フラグは１０９．ＤＥＣｒと同じです。（ＤＣＲＭ）１１１．ＤＥＣ（ＩＸ＋ｄ）コードＤＤ３５×× クロック２３（ＩＸ＋ｄ）の内容を－１します。フラグは１０９．ＤＥＣｒと同じです。１１２．ＤＥＣ（ＩＹ＋ｄ）コードＦＤ３５×× クロック２３（ＩＹ＋ｄ）の内容を－１します。フラグは１０９．ＤＥＣｒと同じです。 Ⅵ．その他の算術演算、ＣＰＵ制御命令１１３．ＤＡＡコード２７クロック４加減算後のＡレジスタの内容をＢＣＤ表示２桁に直します。動作はかなり複雑ですが、８ビットの数をＢＣＤ２桁とみなして加減算した後この命令を行うことによって、結果もＢＣＤ２桁で得られるものです。したがって、加減算を行う前の数値がＢＣＤ表現で誤っている場合（例えばＡＢとか７Ｄ）はＤＡＡ命令によっても正しい結果は得られません。ここでいう加算とはＡＤＤ、ＡＤＣ、ＩＮＣ命令であり。減算とはＳＵＢ、ＳＢＣ、ＤＥＣ及びＮＥＧ（後退）命令です。結果が０のときＺ＝１、マイナスの時Ｓ＝１、また、結果のビットが１であるものが偶数個あるときＰ／Ｖ＝１、またさらに上位桁へのキャリー、ボローが出た場合はＣ＝１になります。（ＤＡＡ）１１４．ＣＰＬコード２Ｆクロック４Ａの内容の１、０を反転します。（各ビット毎１→０、０→１にする）フラグはＮ＝１、Ｈ＝１他は変化しません。（ＣＭＡ）１１５．ＮＥＧコードＥＤ４４クロック８０－Ａを計算してＡに入れます。（Ａの符号を逆にする）ただし、８０Ｈ（－１２８）は変化しないので注意して下さい。Ｎ＝１、結果が０ならＺ＝１、マイナスならＳ＝１、ビット４からボローがあればＨ＝１、命令実行前のＡの内容が０ならばＣ＝０、また実行前の内容が８０ＨならばＰ／Ｖ＝１になります。１１６．ＣＣＦコード３Ｆクロック４キャリーフラグＣを反転します。同時にＮ＝０になり、Ｈは実行前のＣの内容と同じになります。他のフラグは不変です。（ＣＭＣ）１１７．ＳＣＦコード３７クロック４キャリーフラグＣをセットします。Ｎ＝０、Ｈ＝０になります。（ＳＴＣ）１１８．ＮＯＰコード００クロック４何も実行しないで次の命令に進みます。ＮｏＯｐｅｒａｔｉｏｎ（ＮＯＰ）

(14)

１１９．ＨＡＬＴコード７６クロック４割込かリセットがかかるまでＣＰＵの実行を停止します。（ＨＬＴ） Ⅶ．１６ビット算術演算命令１２０．ＡＤＤＨＬ,ＢＣコード０９クロック１１ＨＬの内容とＢＣの内容を加算し、結果をＨＬに入れます。Ｎ＝０になります。ビット１７からのキャリーがあればＣ＝１になります。ビット１１からのキャリーがあればＨ＝１になります。（ＤＡＤＢ）１２１．ＡＤＤＨＬ,ＤＥコード１９クロック１１ＨＬとＤＥとを加算し、結果をＨＬに入れます。フラグについては１２０．ＡＤＤＨＬ，ＢＣと同じです。（ＤＡＤＤ）１２２．ＡＤＤＨＬ,ＨＬコード２９クロック１１ＨＬの内容を２倍にします。フラグは１２０．ＡＤＤＨＬ,ＢＣと同じです。（ＤＡＤＨ）１２３．ＡＤＤＨＬ,ＳＰコード３９クロック１１ＨＬとＳＰとを加算し、結果をＨＬに入れます。フラグは１２０．ＡＤＤＨＬ,ＢＣと同じです。（ＤＡＤＳＰ）１２４．ＡＤＣＨＬ,ＢＣコードＥＤ４Ａクロック１５ＨＬとＢＣとキャリーＣとを加算し、結果をＨＬに入れます。Ｎ＝０、Ｈ＝不明、ビット１５からのキャリーがあればＣ＝１、また結果が０ならばＺ＝１、マイナスならＳ＝１、オーバーフローならＰ／Ｖ＝１になります。１２５．ＡＤＣＨＬ,ＤＥコードＥＤ５Ａクロック１５ＨＬとＤＥとキャリーＣとを加算し、結果をＨＬに入れます。フラグは１２４．ＡＤＣＨＬ, ＢＣと同じです。１２６．ＡＤＣＨＬ,ＨＬコードＥＤ６Ａクロック１５ＨＬの内容を２倍し、キャリーＣを加えます。フラグは１２４．ＡＤＣＨＬ,ＢＣと同じです。１２７．ＡＤＣＨＬ,ＳＰコードＥＤ７Ａクロック１５ＨＬとＳＰとキャリーＣとを加算し、結果をＨＬに入れます。フラグは１２４．ＡＤＣＨＬ，ＢＣと同じです。１２８．ＳＢＣＨＬ,ＢＣコードＥＤ４２クロック１５ＨＬからＢＣ及びキャリーＣを減算し、結果をＨＬに入れます。Ｎ＝０になること以外は、フラグについては１２４．ＡＤＣＨＬ,ＢＣと同じです。１２９．ＳＢＣＨＬ,ＤＥコードＥＤ５２クロック１５ＨＬからＤＥ及びキャリーＣを減算し、結果をＨＬに入れます。フラグは１２８．ＳＢＣＨＬ,ＢＣと同じです。１３０．ＳＢＣＨＬ,ＨＬコードＥＤ６２クロック１５ＨＬからＨＬ及びキャリーＣを減算し、結果をＨＬに入れます。フラグは１２８．ＳＢＣＨＬ,ＢＣと同じです。１３１．ＳＢＣＨＬ,ＳＰコードＥＤ７２クロック１５ＨＬからＳＰ及びキャリーＣを減算し、結果をＨＬに入れます。フラグは１２８．ＳＢＣＨＬ,ＢＣと同じです。１３２．ＡＤＤＩＸ,ＢＣコードＤＤ０９クロック１５インデックスレジスタＩＸとＢＣとの内容を加えＩＸに入れます。Ｎ＝０になります。ビット１７からのキャリーがあればＣ＝１になります。ビット１１からのキャリーがあればＨ＝１になります。１３３．ＡＤＤＩＸ,ＤＥコードＤＤ１９クロック１５ＩＸ＋ＤＥの結果をＩＸに入れます。フラグは１３２．ＡＤＤＩＸ,ＢＣと同じです。１３４．ＡＤＤＩＸ,ＩＸコードＤＤ２９クロック１５ＩＸ＋ＩＸの結果をＩＸに入れます。（ＩＸの内容を倍にする）フラグは１３２．ＡＤＤＩＸ,ＢＣと同じです。１３５．ＡＤＤＩＸ,ＳＰコードＤＤ３９クロック１５ＩＸ＋ＳＰの結果をＩＸに入れます。フラグは１３２．ＡＤＤＩＸ,ＢＣと同じです。１３６．ＡＤＤＩＹ,ＢＣコードＦＤ０９クロック１５ＩＹ＋ＢＣの結果をＩＹに入れます。フラグは１３２．ＡＤＤＩＸ,ＢＣと同じです。

(15)

１３７．ＡＤＤＩＹ,ＤＥコードＦＤ１９クロック１５ＩＹ＋ＤＥの結果をＩＹに入れます。フラグは１３２．ＡＤＤＩＸ,ＢＣと同じです。１３８．ＡＤＤＩＹ, ＩＹコードＦＤ２９クロック１５ＩＹの内容を倍にします。フラグは１３２．ＡＤＤＩＸ,ＢＣと同じです。１３９．ＡＤＤＩＹ,ＳＰコードＦＤ３９クロック１５ＩＹ＋ＳＰを計算して結果をＩＹに入れます。フラグは１３２．ＡＤＤＩＸ,ＢＣと同じです。１４０．ＩＮＣＢＣコード０３クロック６ＢＣの内容を＋１します。フラグは変化しません。（ＩＮＸＢ）１４１．ＩＮＣＤＥコード１３クロック６ＤＥの内容を＋１します。（ＩＮＸＤ）１４２．ＩＮＣＨＬコード２３クロック６ＨＬの内容を＋１します。（ＩＮＸＨ）１４３．ＩＮＣＳＰコード３３クロック６ＳＰの内容を＋１します。（ＩＮＸＳＰ）１４４．ＩＮＣＩＸコードＤＤ２３クロック１０ＩＸの内容を＋１します。１４５．ＩＮＣＩＹコードＦＤ２３クロック１０ＩＹの内容を＋１します。１４６．ＤＥＣＢＣコード０Ｂクロック６ＢＣの内容を－１します。（ＤＣＸＢ）１４７．ＤＥＣＤＥコード１Ｂクロック６ＤＥの内容を－１します。（ＤＣＸＤ）１４８．ＤＥＣＨＬコード２Ｂクロック６ＨＬの内容を－１します。（ＤＣＸＨ）１４９．ＤＥＣＳＰコード３Ｂクロック６ＳＰの内容を－１します。（ＤＣＸＳＰ）１５０．ＤＥＣＩＸコードＤＤ２Ｂクロック１０ＩＸの内容を－１します。１５１．ＤＥＣＩＹコードＦＤ２Ｂクロック１０ＩＹの内容を－１します。 Ⅷ．回転、シフト命令１５２．ＲＬＣＡコード０７クロック４Ａレジスタの内容を１ビット左にシフトし、ビット７のデータをビット０に入れると共にキャリーＣにも入れます。Ｎ＝０、Ｈ＝０となり、Ｃはシフト前のビット７が１のときセットされます。（ＲＬＣ）１５３．ＲＬＡコード１７クロック４キャリーを含め９ビットのデータを左に１ビット回転させます。フラグは１５２．ＲＬＣＡと同じです。（ＲＡＬ）

(16)

１５４．ＲＲＣＡコード０Ｆクロック４Ａの内容を右に１ビットシフトさせると共にビット０のデータをキャリーＣにも入れます。フラグはシフト前のビット０の内容がＣに入る以外は１５２．ＲＬＣＡと同じです。（ＲＲＣ）１５５．ＲＲＡコード１Ｆクロック４キャリーを含め９ビットのデータを１ビット右に回転させます。フラグは１５４．ＲＲＣＡと同じです。（ＲＡＲ）１５６．ＲＬＣｒコード（表１９）クロック８１５２．ＲＬＣＡと同じ動作をｒについて行います。Ｎ＝０、Ｈ＝０、Ｃが変化する他に結果のレジスタの値によってＺ、Ｓがセット、リセットされまた１のビット数によりＰ／Ｖがセット、リセットされます。１５７．ＲＬＣ（ＨＬ）コードＣＢ０６クロック１５１５２．ＲＬＣＡと同じ動作を（ＨＬ）について行います。フラグについては１５６．ＲＬＣｒと同じです。１５８．ＲＬＣ（ＩＸ＋ｄ）コードＤＤＣＢ××０６クロック２３１５２．ＲＬＣＡと同じ動作を（ＩＸ＋ｄ）について行います。フラグについては１５６．ＲＬＣｒと同じです。１５９．ＲＬＣ（ＩＹ＋ｄ）コードＦＤＣＢ××０６クロック２３１５２．ＲＬＣＡと同じ動作を（ＩＹ＋ｄ）について行います。フラグについては１５６．ＲＬＣｒと同じです。１６０．ＲＬｒコード（表２０）クロック８１５３．ＲＬＡと同じ動作をｒについて行います。フラグは１５６．ＲＬＣｒと同じです。１６１．ＲＬ（ＨＬ）コードＣＢ１６クロック１５１５３．ＲＬＡと同じ動作を（ＨＬ）ついて行います。フラグは１５６．ＲＬＣｒと同じです。１６２．ＲＬ（ＩＸ＋ｄ）コードＤＤＣＢ××１６クロック２３１５３．ＲＬＡと同じ動作を（ＩＸ＋ｄ）について行います。フラグは１５６．ＲＬＣｒと同じです。１６３．ＲＬ（ＩＹ＋ｄ）コードＦＤＣＢ××１６クロック２３１５３．ＲＬＡと同じ動作を（ＩＹ＋ｄ）について行います。フラグは１５６．ＲＬＣｒと同じです。１６４．ＲＲＣｒコード（表２１）クロック８１５４．ＲＲＣＡと同じ動作をｒについて行います。フラグは１５６．ＲＬＣｒと同じです。１６５．ＲＲＣ（ＨＬ）コードＣＢ０Ｅクロック１５１５４．ＲＲＣＡと同じ動作を（ＨＬ）について行います。フラグは１５６．ＲＬＣｒと同じです。１６６．ＲＲＣ（ＩＸ＋ｄ）コードＤＤＣＢ××０Ｅクロック２３１５４．ＲＲＣＡと同じ動作を（ＩＸ＋ｄ）について行います。フラグは１５６．ＲＬＣｒと同じです。１６７．ＲＲＣ（ＩＹ＋ｄ）コードＦＤＣＢ××０Ｅクロック２３１５４．ＲＲＣＡと同じ動作を（ＩＹ＋ｄ）について行います。フラグは１５６．ＲＬＣｒと同じです。１６８．ＲＲｒコード（表２２）クロック８１５５．ＲＲＡと同じ動作をｒについて行います。フラグは１５６．ＲＬＣｒと同じです。１６９．ＲＲ（ＨＬ）コードＣＢ１Ｅクロック１５１５５．ＲＲＡと同じ動作を（ＨＬ）について行います。フラグは１５６．ＲＬＣｒと同じです。１７０．ＲＲ（ＩＸ＋ｄ）コードＤＤＣＢ××１Ｅクロック２３１５５．ＲＲＡと同じ動作を（ＩＸ＋ｄ）について行います。フラグは１５６．ＲＬＣｒと同じです。１７１．ＲＲ（ＩＹ＋ｄ）コードＦＤＣＢ××１Ｅクロック２３１５５．ＲＲＡと同じ動作を（ＩＹ＋ｄ）について行います。フラグは１５６．ＲＬＣｒと同じです。（表１９）ｒＢＣＢ００ＣＣＢ０１ＤＣＢ０２ＥＣＢ０３ＨＣＢ０４ＬＣＢ０５ＡＣＢ０７（表２０）ｒＢＣＢ１０ＣＣＢ１１ＤＣＢ１２ＥＣＢ１３ＨＣＢ１４ＬＣＢ１５ＡＣＢ１７（表２１）ｒＢＣＢ０８ＣＣＢ０９ＤＣＢ０ＡＥＣＢ０ＢＨＣＢ０ＣＬＣＢ０ＤＡＣＢ０Ｆ（表２２）ｒＢＣＢ１８ＣＣＢ１９ＤＣＢ１ＡＥＣＢ１ＢＨＣＢ１ＣＬＣＢ１ＤＡＣＢ１Ｆ

(17)

１７２．ＳＬＡｒコード（表２３）クロック８ｒを左に１ビットシフトし、ビット７のデータをキャリーＣに入れ、またビット０には０を入れます。フラグは１５６．ＲＬＣｒと同じです。Ｃ７０ “０” １７３．ＳＬＡ（ＨＬ）コードＣＢ２６クロック１５１７２．ＳＬＡｒと同じ動作を（ＨＬ）について行います。フラグは１５６．ＲＩＣｒと同じです。１７４．ＳＬＡ（ＩＸ＋ｄ）コードＤＤＣＢ××２６クロック２３１７２．ＳＬＡｒと同じ動作を（ＩＸ＋ｄ）について行います。フラグは１５６．ＲＬＣｒと同じです。１７５．ＳＬＡ（ＩＹ＋ｄ）コードＦＤＣＢ××２６クロック２３１７２．ＳＬＡｒと同じ動作を（ＩＹ＋ｄ）について行います。フラグは１５６．ＲＬＣｒと同じです。１７６．ＳＲＡｒコード（表２４）クロック８ｒの内容を１ビット右にシフトし、ビット０のデータをキャリーＣに転送しますが、ビット７は変化しません。つまりビット７とビット６はつねに同じになります。フラグは１５６．ＲＬＣｒと同じです。７０Ｃ１７７．ＳＲＡ（ＨＬ）コードＣＢ２Ｅクロック１５１７６．と同じ動作を（ＨＬ）について行います。フラグは１５６．ＲＬＣｒと同じです。１７８．ＳＲＡ（ＩＸ＋ｄ）コードＤＤＣＢ××２Ｅクロック２３１７６．と同じ動作を（ＩＸ＋ｄ）について行います。フラグは１５６．ＲＬＣｒと同じです。１７９．ＳＲＡ（ＩＹ＋ｄ）コードＦＤＣＢ××２Ｅクロック２３１７６．と同じ動作を（ＩＹ＋ｄ）について行います。フラグは１５６．ＲＬＣｒと同じです。１８０．ＳＲＬｒコード（表２５）クロック８ｒの内容を１ビット右にシフトし、ビット０のデータをキャリーＣに入れます。ビット７には０を入れます。フラグは１５６．ＲＬＣｒと同じです。 “０” ７０Ｃ１８１．ＳＲＬ（ＨＬ）コードＣＢ３Ｅクロック１５１８０．ＳＲＬｒと同じ動作を（ＨＬ）について行います。フラグは１５６．ＲＬＣｒと同じです。１８２．ＳＲＬ（ＩＸ＋ｄ）コードＤＤＣＢ××３Ｅクロック２３１８０．ＳＲＬｒと同じ動作を（ＩＸ＋ｄ）について行います。フラグは１５６．ＲＬＣｒと同じです。１８３．ＳＲＬ（ＩＹ＋ｄ）コードＦＤＣＢ××３Ｅクロック２３１８０．ＳＲＬｒと同じ動作を（ＩＹ＋ｄ）について行います。フラグは１５６．ＲＬＣｒと同じです。１８４．ＲＬＤコードＥＤ６Ｆクロック１８アキュムレータＡとメモリ（ＨＬ）との間で下図のようなデータの交換が行われます。まず（ＨＬ）の下４ビットが上４ビットへ移され、（ＨＬ）の上４ビットはＡの下４ビットへ移され、Ａの下４ビットは（ＨＬ）の下４ビットへ移されます。フラグはキャリーＣが変化しない点をのぞいて１５６．ＲＬＣｒと同じです。７４３０７４３０Ａレジスタ（ＨＬ）１８５．ＲＲＤコードＥＤ６７クロック１８（ＨＬ）の下位４ビットをＡの下位４ビットに移し、Ａの下位４ビットを（ＨＬ）の上位４ビットに移し、（ＨＬ）の上位４ビットを下位４ビットに移します。フラグは１８４．ＲＬＤと同じです。（表２３）ｒＢＣＢ２０ＣＣＢ２１ＤＣＢ２２ＥＣＢ２３ＨＣＢ２４ＬＣＢ２５ＡＣＢ２７（表２４）ｒＢＣＢ２８ＣＣＢ２９ＤＣＢ２ＡＥＣＢ２ＢＨＣＢ２ＣＬＣＢ２ＤＡＣＢ２Ｆ（表２５）ｒＢＣＢ３８ＣＣＢ３９ＤＣＢ３ＡＥＣＢ３ＢＨＣＢ３ＣＬＣＢ３ＤＡＣＢ３Ｆ

(18)

７４３０７４３０Ａレジスタ（ＨＬ） Ⅸ．ビットセット・リセット、テスト命令１８６．ＢＩＴｂ,ｒコードＣＢｘｘ（ｘｘは下図参照）クロック８ｒレジスタのうちｂで指定したビットを調べ、それが０ならＺ＝１、１ならＺ＝０にします。Ｎ＝０、Ｈ＝１になりますが、Ｐ／Ｖ、Ｓは不定です。ｘｘ（８ビット）の内容ｂｂｂビット位置ｒｒｒレジスタ 01 ｂｂｂｒｒｒ０００００００Ｂ００１１００１Ｃ０１０２０１０Ｄ０１１３０１１Ｅ１００４１００Ｈ１０１５１０１Ｌ１１０６１１１Ａ１１１７（例）Ｄレジスタのビット５を調べる命令コードは、ｂｂｂ＝１０１、ｒｒｒ＝０１０なので、ＣＢ６Ａになります。（６Ａ＝０１１０１０１０）１８７．ＢＩＴｂ,（ＨＬ）コードＣＢｘｘ（ｘｘは下図参照）クロック１２（ＨＬ）のうちビットｂの状態を調べます。動作、フラグについては 186.ＢＩＴｂ，ｒと同じです。ｘｘ（８ビット）の内容 01 ｂｂｂ 110 ｂｂｂは１８６．の表参照（例）ビット３のチェックならコードはＣＢ５Ｅになります。１８８．ＢＩＴｂ,（ＩＸ＋ｄ）コードＤＤＣＢ××ｘｘ（ｘｘは下図参照）クロック２０（ＩＸ＋ｄ）のうちビットｂの状態を調べます。××は増分ｄです。動作、フラグについては１８６．.ＢＩＴｂ,r と同じです。ｘｘ（８ビット）の内容 01 ｂｂｂ 110 ｂｂｂは１８６．の表参照１８９．ＢＩＴｂ,（ＩＹ＋ｄ）コードＦＤＣＢ××ｘｘ（ｘｘは下図参照）クロック２０（ＩＹ＋ｄ）のうちビットｂの状態を調べます。××は増分ｄです。動作、フラグについては１８６．ＢＩＴｂ,r と同じです。ｘｘ（８ビット）の内容 01 ｂｂｂ 110 ｂｂｂは１８６．の表参照１９０．ＳＥＴｂ,ｒコードＣＢｘｘ（ｘｘは下図参照）クロック８レジスタｒのビットｂをセットします。フラグは変化しません。ｘｘ（８ビット）の内容 11 ｂｂｂｒｒｒｂｂｂ、ｒｒｒは１８６．の表参照１９１．ＳＥＴｂ,（ＨＬ）コードＣＢｘｘ（ｘｘは下図参照）クロック１５ＨＬのビットｂをセットします。ｘｘ（８ビット）の内容 11 ｂｂｂ 110 ｂｂｂは１８６．の表参照１９２．ＳＥＴｂ,（ＩＸ＋ｄ）コードＤＤＣＢ××ｘｘ（ｘｘは下図参照）クロック 23 （ＩＸ＋ｄ）のビットｂをセットします。××は増分ｄです。