光技術応用システムのフィージビリティー調査報告書

(1)

2 0 0 ５ ( 平成 1 7 ) 年3 月

財団

法人

光産業技術振興協会 2004FY−009−1

光技術応用システムのフィージビリティー調査報告書

−光集積技術Ⅱ−

(2)

(3)

序文

2004(平成16)年度の光産業国内生産額は，当協会が行っている光産業動向調査委員会の調査結果によると，

金額にして約8.4兆円，前年比13.8%という高い伸びが見込まれている。光技術は社会インフラからオフィス，

家庭など社会生活の全てに係わる基盤・基幹技術と位置づけられ，ユビキタス社会実現に向けてその果たすべき役割は大きい。特に，急激な産業構造の変化と東アジア生産拠点の存在感が増している現在，新たな発想を持った新技術・新製品ならびに新市場の創造が強く望まれている。

当協会は，光技術の普及促進と光産業の発展，ならびに光技術分野における新規事業創造に寄与するために，平成8年度より［新規事業創造プロジェクト推進委員会］を設置し，新規事業創造の一環として光技術を応用した新デバイス・新システム実用化の可能性を調査する「フィージビリティ調査」，並びに新規事業の具体例としての光技術を応用したシステムや機器等の委託開発等を実施してきた。

本報告書は，このような背景のもとで，昨年度に設置した「光集積技術フィージビリティ調査委員会」の 2年目に当たる調査研究結果について取りまとめたものである。当委員会は，光集積技術についての最新の技術動向を調査すると共に，その要素技術・システム応用などの技術開発と市場性，ファウンドリーなど商用化に向けての問題点と課題，今後の研究開発の展開・方向性についても調査，検討を行った。

近年，シリコンLSIの微細化は一段と進んでいるが，微細化によりゲート遅延時間は短縮されるものの，

逆にゲート間をつなぐ配線遅延時間が増大してトータル性能を落とすという問題が生じている。この解決策として並列処理が求められているが，この処理には光集積技術，光の高速性と無誘導性を生かした光配線・

光実装技術が最適である。実用に供するためには越えなければならないハードルは高いが，期待も高い。光ネットワークシステムの基本構成である光デバイス/装置への要求はミニチュアリゼーション・集積化の方向に向かっており，この傾向はコストダウン，高機能・多機能発現の上からも強く求められている。また，高密度・省スペース化と電力消費削減の上からも，O-E-O変換を伴わない光集積O-O機能・装置への期待も高い。光実装と光MEMS技術，これらの技術，あるいは両技術が一体化した新機能素子・システムが新たなる市場創造に結びつくことを期待したい。

本報告書は本調査委員会の水本哲弥委員長をはじめ16名の委員各位の熱心な調査研究討議に基づき，最先端の研究開発でリーダーシップを取っておられる方々のご協力を得て作成されたものであり，厚く御礼申しあげる次第である。また，本報告書の第７章として，本調査委員会での活動も含め「新規事業創造プロジェクト推進委員会」全体の今年度の活動状況がまとめられているので参考にしていただければ幸いである。新規事業創造プロジェクト推進委員会・矢嶋弘義委員長，委員各位，さらには関係官庁，諸機関，関係企業の各位の多大のご支援とご協力を賜ったことを，ここに記して深く感謝の意を表す次第である。

2005（平成17）年3月財団法人光産業技術振興協会会長金杉明信

(4)

平成 16 年度光集積技術フィージビリティ調査委員会名簿

（敬称略，順不同）

委員長水本哲弥東京工業大学大学院理工学研究科電気電子工学専攻教授主査茨木修独立行政法人産業技術総合研究所エレクトロニクス研究部門

光・電子SI連携研究体研究副体長

主査澤田廉士九州大学大学院工学研究院知的機械システム部門

システム生命科学府生命工学講座ナノマイクロ医工学研究室教授委員諫本圭史 Santec(株) マネージャー

委員蔵田和彦日本電気㈱中央研究所システムプラットフォーム研究所研究部長委員佐々木実東北大学大学院工学研究科ナノメカニクス専攻羽根研究室助教授委員宍倉正人㈱日立製作所中央研究所 ULSI研究部主任研究員

委員高原秀行日本電信電話㈱知的財産センタ企画部担当部長（統括）

委員高森毅沖電気工業㈱研究開発本部ｼﾘｺﾝﾚﾝｽﾞﾍﾞﾝﾁｬｰﾕﾆｯﾄﾕﾆｯﾄﾘｰﾀﾞｰ委員成瀬誠独立行政法人情報通信研究機構情報通信部門

超高速フォトニックネットワークグループ主任研究員委員日暮栄治東京大学先端科学技術研究センター助教授

委員尾藤三津雄アルプス電気(株) 事業開発本部企画部

委員平田隆昭横河電機㈱技術開発本部先端技術研究所通信技術研究室長委員三川孝ファイベスト(株) チーフデザイナー

委員村上賢治オリンパス(株) 研究開発センター MEMS開発本部 MEMS事業推進部応用開発G 課長代理

委員吉村徹三東京工科大学工学部バイオニクス工学科教授

事務局田口剣申財団法人光産業技術振興協会開発部主幹（主担当）

事務局北山賢一財団法人光産業技術振興協会開発部主査（副担当）

(5)

委員以外の執筆者名簿（役職･敬称略，順不同）

太田淳奈良先端科学技術大学院大学物質創成科学研究科教授

今西大介ソニー(株) マイクロシステムズネットワークカンパニーコアテクノロジー開発本部アドバンストレーザテクノロジー部

片白雅浩オリンパス(株) MEMS開発本部MEMS事業推進部部長

清倉孝規日本電信電話(株) NTT マイクロシステムインテグレーション研究所ネットワーク装置インテグレーション研究部マイクロシステム研究グループ

(6)

審議経過概要

第 1 回委員会

・平成16年 7月20日（火）13:30～16:00，於：（財）光産業技術振興協会

・審議：

① 自己紹介と委員長選出

② 今年度活動方針の検討・審議

第 2 回委員会

・特別講演：「ルーター/サーバ高度化に向けた実装課題とOEICへの期待」

講師；西村信治氏（日立製作所ネットワークシステム研究部）

・特別講演：「回折型MEMSを用いたGrating Light Valveプロジェクター」

講師；久保田重夫氏（ソニー株式会社業務執行役員常務CTO）

・審議：

① 光複合技術の調査範囲，調査項目の抽出と提言に向けて

② 光MEMS技術の調査範囲，調査項目の抽出と提言に向けて

第 3 回委員会

・平成16年11月 9日（火）13:30～15:30，於：（財）光産業技術振興協会

・特別講演：「DLP^TM光学系の特徴について」

講師；小川潤氏（NECビューテクノロジー(株)開発本部）

・審議：

① 報告書目次－光複合技術（案）の検討

② 報告書目次－光MEMS技術（案）の検討

第 4 回委員会

・平成16年12月13日（月）10:00～14:00，於：（財）光産業技術振興協会

・特別講演：「コンピュータグラフィクスの最近の進展：肌再現とGPUを主に」

講師；津村徳道氏（千葉大学工学部情報画像工学科助教授）

・審議：

① 報告書作成に係わる目次，執筆者の選定他

第 5 回委員会

・審議：

② 報告書原稿の内容について検討

③ 報告書の提言について検討・審議

(7)

総目次

1. まえがき 1. まえがき...1

2. 光電子複合集積化技術 2.1 はじめに ...3

2.2 光電子複合集積化技術の応用...5

2.3 形態別の光電子複合集積化...29

3. 光MEMS技術 3.1 はじめに ...71

3.2 通信関連MEMSデバイス...72

3.3 MEMSミラー関連...96

3.4 バイオMEMSにおける光集積技術...111

3.5 フォトニック結晶...113

3.6 レーザ光源の現状と課題...123

3.7 微小原子時計...130

3.8 光MEMSパッケージング...136

3.9 ファンダリサービスの実情と課題...139

3.10 光MEMS製品化に向けた課題...146

4. 光電子複合集積化技術と MEMSとの融合 4.1 光電子複合集積化技術とMEMSとの融合...155

5. 課題および将来に向けた提言 5.1 チップレベル光電子複合集積化技術の国家レベル開発への期待 ...161

5.2 光MEMS技術 ...170

6. あとがき 6. あとがき...171

7. 新規事業創造事業 7.1 新規事業創造事業の概念...173

7.2 平成16年度事業活動の結果...175

7.3 2004(平成16)年度新規事業創造プロジェクト推進委員会名簿...177

7.4 2004(平成16)年度新規事業創造事業の委員会構成及び事務局...178

(8)

更新日： 2005/04/23 現在

1．まえがき

(14)

1. まえがき

日本国内の状況を見ると，インターネットをはじめとするデータ通信の伸びによって，通信トラフィック

は毎年200%にものぼる増加傾向を示している。ITバブル崩壊後の光産業の回復傾向がなかなか見えてこな

いが，このようなトラフィック増加傾向は衰える様子はなく，通信ネットワークのいっそうの大容量化に対する強い要求がいずれ発生するものと考えられる。

通信ネットワークの大容量化は，ネットワークを構成する機器の高性能化によって支えられる。基幹系の伝送手段として確固たる地位を築いている光ファイバ通信においては，ネットワークを構成する光伝送装置の高性能化のためには，光部品単体の高性能化はもちろんのこと，複数の機能部品を集積化することも重要である。いくつかの光部品の集積化や光部品と電子部品の集積化によって，小型化，低消費電力化，高速動作の実現など，様々なメリットがもたらされ，これらが伝送装置全体の高性能化につながる。また，MEMS 技術に代表される可変制御可能な小型光部品の開発とその大規模集積化は，新しい応用分野の開拓に有効な手段であり，今後の発展が大いに期待される。

光集積技術フィージビリティ調査委員会は，平成15年度に発足し，委員会活動を開始した。2年間の委員会活動でオプトエレクトロニクス分野の集積技術の動向を調査し，将来の技術開拓につながる提言をまとめることが本委員会活動の目的である。平成16年度は，光電子複合集積化技術と光MEMS技術に焦点をあて，

技術動向を調査した。本報告書は，本年度の調査結果をまとめたものである。

第2章「光電子複合集積化技術」では，光デバイスと電子デバイスのチップレベル光電子複合集積化技術の開発状況を調査した結果をまとめている。2.2 節において，まずチップレベル光電子複合集積化がどのような応用分野で有効であるか，最も期待されている光通信情報処理装置のルータやサーバへのチップレベル光集積デバイスがどのように寄与できるか述べている。さらに，この技術の応用の一つとしてビジョンチップやスマートピクセルを用いた人口視覚への適用，高速処理が求められるロボットやアミューズメント，セキュリティ分野への応用可能性などを調査した結果を報告している。2.3 節ではモノリシック集積，ヘテロジニアス集積，ハイブリッド型集積についてそれぞれの技術開発動向と期待される応用分野について調査・

検討した結果を述べている。

第3章「光MEMS技術」では，MEMS技術の応用，MEMSデバイスの製品化への課題であるパッケージングの現状，ファウンドリーの実状について調査した結果を述べている。応用については，通信分野で利用されるMEMSデバイス(3.2節)，MEMSミラーの応用(3.3節)，バイオへのMEMS応用(3.4節)，フォトニック結晶(3.5節)，ディスプレイおよび通信用のレーザ光源への応用(3.6節)，微小原子時計へのMEMS技術の応用(3.7節)について調査した結果をまとめている。さらに，3.8節では光MEMS のパッケージングについて実状とMEMSデバイスの製品化に向けて解決すべき課題を述べ，3.9節でファウンドリーの実状を報告している。

第4章「光電子複合集積化技術とMEMSとの融合」では，二つの集積化技術の融合によって新しい応用が生まれるという観点から，MEMS－光－電子複合集積化で可能となった応用例，将来の集積化が期待される研究例が述べられている。

第5章「課題および将来に向けた提言」では，2年間の調査結果をふまえ，光電子複合集積化技術とMEMS

(15)

技術の今後の技術展開と応用について現状の課題をまとめ，将来のこの分野の発展のために提言を述べている。

第6章「あとがき」では，諸言として報告書のまとめを述べている。

平成17年度3月

光集積フィージビリティ調査委員会委員長水本哲弥

(16)

2．光電子複合集積化技術

(17)

2.1 はじめに

LAST1m の領域即ち筐体内伝送にも光伝送が実用化されるだろうと言われながらなかなか実現にいたっ

ていない。その原因が，光実装が故の精密実装が要求され，所謂，光でつなぐコストが導入を阻む大きな要因となっている。このコストを劇的に改善する技術として，一気に光および電気デバイスをチップレベルで集積する，所謂OEICの開発が注目されている。一方，シリコンの微細化技術によってエレクトロニクスが発展してきたが，微細化してもLSIの機能としては向上しない領域にはいってきている。それは，90nm，

45nmと微細化することにより，ゲート遅延の改善はもたらせるが，ゲート間をつなぐ配線遅延が大幅に増加することにより，トータル的には微細化することが返ってトータル性能を落すということになってきている。従って，デバイスレベルでも機能向上のためには，並列処理化することが求められ，この並列処理伝送に光の高速性と無誘導性に期待が集まっており，国内外を問わず多くの機関で研究開発が進められている。

このような背景を基に本調査委員会では，これらのチップレベル光電子複合集積化技術の開発状況を調査し，このような技術がどのような応用分野で有効であり，商用化が期待されているか，また商用化するためにはどのような技術開発，ブレーククスルー技術が必要であるかを提言する目的で調査検討を進めてきた。

昨年度は主にチップレベル光電子複合集積の要素技術調査を主体に調査をした。今年度は応用面からもスポットを当て，どのような分野にこの有効性が活かせるかについて調査し，所謂シーズとニーズの縦横の視点から見て，今後の研究開発の方向性の提言に寄与できればと思い，本報告書にまとめた。

本報告書では最初に，チップレベル光電子複合集積化技術についてその応用面からの調査検討について述べる。即ち，最も期待されている光通信情報処理装置のルータやサーバに光実装が採り入れられるための要求条件に対して，チップレベル光集積デバイスがどのように寄与できるかについて述べる。次いで，光コンピューテングについてその現状と技術課題をのべ，またRWCなどで手がけたことのあるビジョンチップやスマートピクセルを用いた人口視覚などへの適用，さらに比較的高速な処理が求められるロボットやアミューズメント及びセキュリティなどの分野への応用可能性について言及する。さらに，光実装を取り入れ，ケーブル断面積を1/30，消費電力を1/6という効果を発揮したLSIテスタについても調査の枠を拡げ，将来さらに光集積化する効果について推測した。

次に，チップレベルでの光電子複合集積化技術の最新動向及びその応用可能性についての調査結果を述べる。

光実装技術の応用展開は緩やかではあるが着実に進んでおり，このための研究開発もコスト低減，信頼性向上に向け進められている。前述したようにLSIは微細化による能力向上の限界が見えてきている。RC積による配線遅延が増大するからである。Low K材料等の開発が進められているが，現状では180nm程度が最適値であるとの試算報告もある。このため，チップ内をマルチプロセッサー構成にして，そのクロック分配に光導波路が有効であるとの報告もある。このようにチップレベルの光化についての報告が注目されている。

光伝送の実用的な適用領域が高速領域へとシフトしているため，光デバイスの高速動作およびこれを実現するための実装技術の開発も注目されている。未だ信号の高速変調には電子回路の力を借りなければならない。この電気光変換部も高速にするためには，駆動電子回路から光素子への高速信号伝達に適した配線接続部の工夫も必須である。高速化には何といっても有効なのが，光デバイスと電子デバイスの近接実装である。

理想的には，モノリシックなOEICであるが，Siデバイスに化合物半導体デバイスを積層し一体化したヘテロジニアスOEIC ，さらにチップサイズの基板にSi-LSIと光デバイスを集積実装したハイブリッドOEIC がこの高速実装に有効である。現状では，ASETで開発したAIPや日本電気社のPETITモジュールのよう

(18)

なハイブリッド OEIC が実用的ではあるが，DARPA‐TERABUS プロジェクトでは CMOS-LSI に直接

PD,LDチップをフリップチップ実装したヘテロジニアスOEICで20Gbpsの変調を実現するなど，徐々に

よりコンパクトにして高速化する実装形態へと移行しつつある。これらの実装形態を商用化するためには，

その組立て，接続，冷却，信頼性など実装技術の開発が必須となるが，これらの問題を克服し，安定な製品が供給できるようになれば，光電気デバイスの大幅なコストダウン，省電力化も期待される。そして，超小型の情報処理装置の実現や，現状では不向きといわれている携帯機器やパソコンへの光伝送導入も夢ではなくなる。形態別のチップレベル光集積技術の章では，前年度報告と同様に，モノリシックOEIC，ヘテロジ

ニアスOEIC，ハイブリッドOEICに分類して，これらの技術開発動向と期待される応用分野について検討

した結果を述べる。

（茨木修）

(19)

2.2 光電子複合集積化技術の応用

2.2.1 まえがき

化合物半導体とシリコン・テクノロジーを基盤とする，光電子複合集積化技術の応用は，通信から情報処理分野まで多岐に亘るが，その大半は光インタコネクション技術との，関わりの範疇で議論出来るものと言えよう。実装階層でいうと，VSR（Very Short Reach）といわれる筺体間(Box-to-Box)，さらに筺体内部のボード間 (Board-to-Board)，ボード内のチップ間(Chip-to-Chip)，究極にはチップ内(On chip)の光伝送技術である。

これらの内，VSR領域では，コンピュータ間の光伝送が，既に実用化されている。しかしながら，実装階層がより内部に及ぶほど，光電子複合集積化技術の応用ニーズが見えてこなくなっているのが現状である。

距離が短くなればなるほど，近年の高速電気伝送技術と，光伝送技術の競合が厳しくなり，両者の棲み分けがどの辺にあるのかが，不明確になってくるからである。光電子複合集積化技術の応用ニーズを考える場合，

伝送スループットに代表される性能面と，製造原価は無論のこと，装置サイズや消費電力，保守，環境への影響といった，ランニング・コスト面からの電気との比較検討が，常に厳しく問われる所以である。

本節では，光電子複合集積化技術の応用を，上述のような実装階層別ではなく，むしろ応用分野から記述した。すなわち，通信領域の代表として，ルータ，情報処理への応用としては，光コンピューティングや，

ビジョンチップ技術を取り上げた。特に，これらの情報処理技術は，ロボット・アミューズメントへの応用など，産業から情報家電までの，広範な領域に関わるものである。計測分野では，LSIテスタや，近年とみに関心の高いセキュリティ分野への適用例についても触れた。これらの中には，メモリテスト・システムのように，かなり応用ニーズも明確で，実用化に比較的近いと思われるものも存在する。しかし，大部分は，

実現のために光電子複合集積化技術を，前述のボード間，チップ間光伝送の領域にまで，浸透させていくものであり，本集積技術の応用への適用可能性を探る，研究的段階にあるものといえる。以下，2.2.2 節より

2.2.7節まで将来の動向も含め，これらの研究開発現況について記す。

（三川孝）

2.2.2 光通信機器

本節では通信分野での代表例として，インタネット網に使用される，通信用ルータを取り上げ，光電子複合集積化技術の応用について記す。

(1) ルータの基本構成

ルータの1ユニットの基本構成を図2.2.2.1に示す¹^）。複数枚のラインカード，バックプレーンおよび，

スイッチカードが，その主な構成要素である。各ラインカードでは，外部のネットワークと，バックプレーンの間での信号の入出力を，スイッチカードでは，各ラインカードからの信号の集約，分配をおこなう。これらのラインカードと，スイッチカードの組み合わせにより，ネットワーク上での信号の伝送経路の切り替えが可能になる。

各ラインカード上には，外部のネットワークや，バックプレーンとの信号の受け渡しをおこなう入出力

（I/O）部および，信号処理用の CPU，バックプレーンには送受・信号配線，スイッチカードには，I/O 部および，N x Nの信号切り替え用の，マトリックス・スイッチLSI，さらにCPU等が搭載されている。ま

(20)

た，各カードボードと，バックプレーン間は，多チャンネル・コネクタにより接続されている。

図の構成からわかるように，スイッチカードでは，全てのラインカードからの信号の入出力を司るため，

信号の総スループットに応じた多数の信号線が，高密度に輻輳することになる。

図2.2.2.1 ルータの基本構成^１）

(2) 次世代ルータへの要求条件

図 2.2.2.2 はルータにおける伝送容量，すなわち処理すべき信号の総スループットの伸びを，年代に対し

て予測，プロットしたものである¹^）。情報量の飛躍的な増大にともなう，ラインカードI/Oの増加に応じ，

SW容量は約2倍/年で伸張することが予測されている。この推移からすると2007－2008年頃には，1Tbps 以上の大きなSW容量が求められることになる。

図2.2.2.3にSW容量も含め，2007年ごろに必要とされるルータの，主要な目標諸元をまとめて示す¹^）。

本表で注目すべき点は，2007年においてSW容量，すなわち情報処理量が増大しても，1つのI/Oのパッケージの大きさは，10mm²□，トータルのI/O消費電力は12 Wと，2004年の現状値と殆ど変わらない値が要求される点である。現状と同程度のサイズや，消費電力で，一桁近く大きな情報が扱えることが求められている。パッケージ単位面積あたり，あるいはGbpsあたりに換算すると，信号密度やI/O消費電力への要求値は，かなり厳しいものとなることがわかる。また，2007年での伝送距離が15m以上と，飛躍的に大きくなっているのは，ルータシステムの拡張性を目指したものである。ユーザサイドからみてシステム導入時には，例えば単一の架のみのルータであっても，将来，複数架のシステムを，同一の管理体制下で構築できる余地を見込むものである。この際，架間の総配線長は，15m以上が望まれる。

図2.2.2.3 ルータの目標諸元＠2007年^１）

図2.2.2.2 信号容量の予測推移^１）

(21)

(3) 次世代ルータ実現のためのボトルネック

次世代ルータでは，大容量化に伴う信号の輻輳に起因する，種種の問題を回避して，如何にコスト・パフォーマンスの良い装置を実現するかが，大きな技術的課題である。この課題を克服して上述の次世代ルータの諸元目標値を達成するための，大きなボトルネックとして，先ずI/Oボトルネックが挙げられる。

図2.2.2.4にSW容量に対する，SW-LSI信号I/O数の算定結果を示す¹^）。SW容量が1Tbpsを超えた点で，例えば10Gbps/chの電気差動配線の場合，SW-LSI信号I/O数は250本程度となる。このとき，差動ペア配線，給電線，CPUなどのコントロール用配線の総数は1600ピン程度に及び，SW-LSIの1チップ化はもはや困難と考えられる。まして現状規格化されている，XAUIなどの電気3．125Gbps/ch差動配線などでは，LSIピン数は膨大なものとなる。SW-LSIの1チップ化が不可能となり，複数個のLSIがもし必要となると，ボード上でのLSIパッケージの占有面積の増大や，LSIのトータルの消費電力増加を招き，これらの問題もTbps化のためのボトルネックとなってくる。

図2.2.2.5にSW容量に対する，バックプレーンのコネクタ幅の算定結果を示す¹^）。電気I/Oのピッチを 1mmと仮定すると，1 Tbps以上では10Gbps/chの高速の電気差動配線を用いたときでも，配線本数の増加により，コネクタ幅が500mmより大きくなり，標準的な19 インチラック構成には対応できなくなる¹^）。以上述べたように， Tbpsクラスのルータでは， SW-LSIやバックプレーン・コネクタのI/Oボトルネックおよび，パッケージサイズ，消費電力等が深刻な問題となる。

(4) 光電子複合集積化技術のルータへの導入 (a) 光導入ルータの構成：メリットと課題

(3)項に述べたI/Oボトルネックを解決するためには，1チャンネル，または配線1本あたりの伝送速度を

上げることが，有効な手段と考えられる。そのためには，高速性に優れる光技術の導入が，1 つの有力な鍵となる。図2.2.2.6に，光I/Oや光配線を用いた＞1 Tbpsルータの構成を示す¹^）。チャンネルあたりの伝送速度を，10-40 Gbpsと高速化することにより，Tbpsクラスの大容量を確保しつつ，I/O数ひいてはLSIのピン数やボードの配線本数を，大幅に減らすことが可能となる。LSIも1チップ化が可能になり，複数個の場合に比べて，LSIパッケージの占有面積が低減される。また，光配線では，隣接する導波路間隔が100-250 μmと狭ピッチであり，且つ上記のように配線数も低減される。従って，図 2.2.2.5の白丸に示すようにコネクタ幅も小さくなり，＞1 Tbpsにおいても十分，19インチラック内への収容条件が満たされることがわかる¹^）。

図2.2.2.4 SW-LSI信号I/O数のSW容量依存性^１）

図2.2.2.5 バックプレーン・コネクタ

幅のSW容量依存性^１）

(22)

消費電力の観点では，光化の場合，光I/O送受信部のドライバや，レシーバ ICの消費電力増加分が問題となる。一方，光の替わりに10 Gbps/chの高速電気信号を適用することも考えられるが，電気信号の場合は，誘電損や表皮効果による信号波形の劣化を補正するための，プリエンファシスやイコライズ機能等が必要であり，これらの付加回路により消費電力が増加する。装置のランニングコストや環境問題の視点からも，

低消費電力化は極めて重要である。光化によりI/Oボトルネックが解消できたとしても，電気に比べて消費電力が増加したのでは意味がない。光導入にあたっては，光I/O送受信部の消費電力増加分を，上記の電気付加回路の消費電力分と，同等以下に抑えるためのドライバ，レシーバICの開発が必須である²^）。併せて，

CMOSテクノロジによる10-40 Gbps高速SW-LSIの，開発・実用化も同時に必要である。さらにはSW-LSI にとってかわるべき，低消費電力な光スイッチの導入を視野に入れた電気，光双方からの取り組みが必要であろう。

(2)項，図2.2.2.3のルータシステム拡張のための，伝送距離の伸張＞15mについては，光の優位性は云う

までもない。

図2.2.2.6 光I/Oや光配線を用いた＞1Tbpsルータの構成例^１）

(b) 光導入ルータの要素技術事例

光導入ルータの要素部品としては，光関連ではI/O部の光送受信モジュール，光コネクタ，光配線ボード，

光スイッチ等が挙げられる。ここではこれらの中で，I/Oモジュールと光スイッチについて言及する。

I/Oモジュールは，限られたI/O実装面積から最大限のスループットを得ること，すなわち，Gbps/サイズの最大化がポイントである。この観点から面発光レーザ(VCSEL)や，フォトダイオード等の光素子と，ドライバ，レシーバIC，LSI等を平置きの2次元配置ではあるが，1つのLSIパッケージ内に，できるだけ高密度に実装した形態や³^－⁴^），これらの諸素子を3次元スタック実装した形態のモジュールが開発されている。

図 2.2.2.7 は DARPA プロジェクトにおいて，アジレント社が主導で開発した MAUI(Multiwavelength Assemblies for Ubiquitous Interconnects)プログラムにおけるモジュールである⁵^）。ドライバやレシーバIC 上に，4波長（4λ）x12チャンネルの4波のCWDM(Coarse Wavelength Division Multiplexing)用光素子，

合分波器等をスタックしたコンパクトな構成となっている。フットプリント8x5mm² の1個の小型モジュールにおいて，1Tbps に手の届く 900Gbps/cm²の高密度スループットと，360 Gbps/W すなわち，＜10

mW/Gbps の低消費電力化が達成されている。光モジュール低価格化のボトルネックである，組み立てコス

トも視野に入れて，図 2.2.2.8 に示すような本モジュールの組み立て自動機を，開発していることも注目すべき点である⁶^）。

(23)

低消費電力な光スイッチのルータへの応用としては，米Chiaro社の事例がある¹^）。GaAsの光偏向素子を介して，送受光ファイバ・アレイ間の64x64のスイッチングをおこなうもので，25ns の実用レベルの高速スイッチング速度が得られている。図2.2.2.9および，図2.2.2.10に，同社の光スイッチの構成模式図および，ルータへ適用するために，光スイッチをモジュール化した例を示す⁷^）。

(5) まとめ

図2.2.2.11は光配線を用いたルータ諸元の各目標値を，電気配線の現状値と比較して，まとめたものであ

る¹^）。今までコストについては触れなかったが，光を用いた場合のコスト目標は，現状の電気に比べ半分，

大きくても同程度であることが望まれる。この程度まで厳しくコストを抑えないと，光導入の出番はないともいわれている。光部品の組み立てコストが大きなボトルネックであり，(4)(b)項に紹介したような，組み立て用実装機も開発していく必要があろう。また，光導入にあったっては，ラインカードとスイッチカード相互間での，光信号の分配，集約方式や，光スイッチ使用等により，電気のルータとは異なる，新たなアーキテクチャの構築が不可欠である。光電子複合集積化技術を適用したルータは，次世代ルータの1つの有力な

図2.2.2.9 光スイッチの構成模式図⁷^）図2.2.2.10 ルータ用光スイッチ・モジュール⁷^）

図2.2.2.7 MAUIプロジェクトにおける光送受信モジュールの構成⁵^）

図2.2.2.8 MAUIプロジェクトにおけるモジュールの組み立て自動機⁶^）

(24)

形態ではあるが，実現のためにはハードとソフト両者からの，なお一層の開発が必要である。

（三川孝）

図2.2.2.11 光配線を用いたルータ諸元の目標値¹⁾

参考文献

(1) 西村, “ルータ/サーバ高度化に向けた実装課題とOEICへの期待,” 光集積技術フィージビリティ調査委員会講演資料, 2004年9月28日

(2) エレクトロニクス実装学会,“実装技術ロードマップ（03 年度版）－光インターコネクションの実現への展望－“

(3) K.Kurata,I.Hatakeyama,K.Miyoshi,T.Shimizu,J.Sasaki,M.Kurihara,K.Yamamoto,”Opto-Electronic s Packaging Techniques for Interconnection”, Proc. of 16th LEOS, TuW1,Tucson, Arizona, USA,pp.364-365,2003.

(4) T.Mikawa,H.Furuyama,S.Hiramatsu,M.Kinoshita,and O.Ibaragi, “ Over 10 Gbps/ch Compact Active Interposer Module for High-speed and High-density Chip Level Optical Interconnects “, Proc. of 16th LEOS, TuW1,Tucson, Arizona, USA,pp.368-369,2003.

(5) B.E.Lemoff,M.E.Ali,G.Panotopoulos,G.M.Flower,B.Madhavan,A.F.J.Levi,and

D.W.Dolfi, ”MAUI:Enabling Fiber-to-the-Processor With Parallel Multiwavelength Optical Interconnects,” J Lightwave Technol.,vol22,pp.2043-2054.2004.

(6) G.Panotopoulos, ” MAUI High-Density Low-Power Optical Interconnects,” 15^th Annual Workshop on Interconnections Within High Speed Digital Systems,MA1, Santa Fe New Mexico, USA, 2004.

(7) http://www.chiaro.com.

(25)

2.2.3 光コンピューティング

VLSI 回路技術と光集積デバイス技術を融合した光電子融合型システムの例として，スマートピクセルと

光インターコネクションの融合による階層型光電子並列処理システムを紹介し，その後，ロボットシステムやアミューズメントなどの最近の応用システム展開報告例を示す。最後に，光コンピューティングの本来の含意である光領域での処理に関する最近の研究事例を簡単に紹介する。

(1) 階層型光電子融合並列処理システム

超高速の画像処理を可能とするビジョンチップでは，原則として 1 チップで並列画像処理機能を実行し，

その結果を上位システムへ受け渡す構造が想定されるが，パターン情報のままで次段の並列処理チップに並列配線する方法も考えられる¹⁾。ここにおいて，並列配線を従来の金属配線で実現するのではなく，光を情報の媒体とし，その高密度・高速性を利活用することを意図して，光インターコネクションの導入が検討された^1-3)。また，そのための光電子回路モジュールとして処理回路と光入出力デバイスを組み合わせたデバイスはスマートピクセルと呼ばれる。

このような考え方は並列処理アーキテクチャとして，階層型の構造，すなわち2次元並列処理チップをパイプライン状に並べたものと考えることができ，1 チップに格納が不可能な大規模な処理のスループットを高めるために不可欠の技術である。このような階層型光電子並列処理システムの概念図を図2.2.3.1に示す。

2 次元状の並列入力情報に対し多段の処理が施され，原則的には各段の集積度の限界による処理の制限をなくすことが可能となる。

このようなシステムの実現のための基本的な技術が光電子集積化技術ならびに光インターコネクション技術になる。図 2.2.3.1 に示すような自由空間伝搬型のチップ間光インターコネクションでは，高速性と同時に配線密度の向上が利点のひとつとなる。また，インターコネクションパターンは，固定のパターンよりは再構成可能なものを利用した方がシステム全体の汎用性が高まる。

2D Optical

Input

Output Optical

Interconnection

Photo Detector Array Processing Element Array VCSEL Array

図2.2.3.1 階層型光電子ハイブリッドシステム

一方，図2.2.3.1を実現するモジュールとして，図2.2.3.2に示すような汎用のスマートピクセルを実現する必要がある。高い空間密度を実現するためには，回路構成にも工夫が必要であり，十分な機能性を実現可能としながら，回路面積の低減を可能とする回路アーキテクチャが重要になる。こうした設計思想を踏まえたアーキテクチャとしてKomuroらによりS³PEアーキテクチャが示されている⁴⁾。また，フリップチップボンディング等の電子回路と光回路の高密度一体化技術^5-7)や，並列性に対応するための一様性や省電性確保

8)などがデバイス構成上の重要な論点となる。

(26)

PE PD

Optical output channels Optical input

channels

図2.2.3.2 汎用スマートピクセル

こうした階層型並列処理システムの実例として，面発光レーザアレイと液晶光空間変調素子を用いた再構成可能な光インターコネクションを導入したOCULAR-II （Optoelectronic Computer Using Laser Arrays with Reconfiguration-II）システムを図2.2.3.3に示す⁹⁾。このシステムは図2.2.3.3(a)に示すように光入出力を有するプロセッサモジュールと光インターコネクションモジュールをモジューラーなビルティングブロックとして構成しており，図2.2.3.3(b)のような2 層構造システムが実験的に示されている。さらにこのシステムでは，再構成可能なインターコネクションを実現するため，層間のインターコネクションを計算機ホログラム（CGH）により構成し，これを書き換え可能とするため位相変調型の空間光変調器（浜松ホトニクス（株），PAL-SLM）が採用されている^10-11)。

Prism

Laser Diode Module

LCD FOP PAL-SLM Optical

Interconnection Module

VCSEL PD PE

Processor Module

(1st layer) (2nd layer) (3rd layer)

Processor Module (2) Processor Module (1) Optical Interconnection

Module

(a) (b)

図2.2.3.3 光インターコネクションを用いた階層型並列処理システム OCULAR-II

上記の OCULAR-II システムではモジュールを 3 次元方向に積層する構造を有しているが，回折光学素子等を用いることで平面型の構成とすることもできる。Kawaiらは石英基板上に構成したマルチレベルの回折光学素子をスマートピクセル上に搭載することで，図 2.2.3.4 に示すような平面構造のパイプラインシステムを示した¹²⁾。

(27)

図2.2.3.4 回折光学素子による階層的並列処理システムの平面型構成¹²⁾

(2) 応用システム

階層型光電子融合並列処理システムでは，これに適したアプリケーションやアルゴリズムの構成も重要である。前記のOCULAR-IIシステムやその前世代システムであるSPE-IIシステムでは，行列ベクトル演算の並列実行などいくつかのアルゴリズムが実現されているほか，画像データベースの構成・検索アルゴリズム¹³⁾，画像符号化アルゴリズム¹⁴⁾などが示されている。またプロセッサモジュールやインターコネクションモジュールへの負荷分散など並列アルゴリズムの構成方式が論じられている¹⁵⁾。

また，超高速画像処理システムとして東京大学石川研究室等で様々な展開が示されている。特に，従来のビデオ信号の速度では不十分な画像処理応用に対しての効果が非常に高く注目を集めている。たとえば，① 製品検査・故障解析などにおいて，高速の対象物のパターンをリアルタイムで解析しようとする用途，②工作機械やロボットの視覚フィードバックなどにおいて，特徴パターンの位置制御を高速に行おうとする用途などがある。前者の場合，ビデオ信号を用いた従来装置に比べて100倍から1000倍の処理が可能となり，

従来対象物を静止させる必要があった検査行程で，ラインを止めることなく処理するなども可能とされている。また，後者の例では，現在のモータの制御装置のフィードバックのサイクルタイムが1msから100μs 程度であることに鑑み，それに合ったフィードバック信号が視覚情報を元に高速に生成されることになる。

すなわち視覚情報の直接フィードバックが可能となる。こうした超高速性に注目し，松下電器らはアミューズメントへの展開としてエアホッケーロボットを示した(図 2.2.3.5(a)¹⁶⁾。また，超高速アクチュエータシステムと融合したバッティングロボット(図2.2.3.5(b))¹⁷⁾，マイクロシステムへの展開¹⁸⁾などが示されている。

また，NICTらはフェムト秒のスイッチング速度を有する面型超高速光制御光スイッチと融合し，超短パルスのタイミング揺らぎ（ジッター・スキュー）計測システムを示した(図2.2.3.5(c))¹⁹⁾。

(a) (b) (c)

1 ms 33 ms

Time

Timing difference Timing difference Space Space

図2.2.3.5 (a)アミューズメントへの展開例：エアホッケーロボット¹⁶⁾

(b)超高速アクチュエータシステムのリアルタイム制御：バッティングロボット¹⁷⁾

(c) 超短パルスのジッター・スキュー計測システム¹⁹⁾

(28)

(3) 光領域処理

以上に示されているシステム例では，電子回路によって処理機能の大半を実現していることにひとつの大きな特徴がある。すなわち，波動光学等の古典的な光学の原理における並列性を直接的に計算に対応づけることを目指した古典的な光コンピューティングの合理性が成立し得ないことを受けて，VLSI 技術に立脚した電子技術による計算能力を活かしながら，インターコネクションにおいて光の意義を最大限に活用することが意図されている。こうしたインターコネクションの光化では，完成度の高いインターコネクションモジュールが最近では様々に示されているほか，電気配線に対する原理的・技術的比較論やコスト評価，ビジネスモデルなどに関して，広く興味深い議論が展開されている²⁰⁾。そのため，本節ではこうした議論の詳細には言及せず，議論を光に関する根本的な方向に若干戻し，光コンピューティングの本来の含意である「光領域での処理」の観点から，最近の研究報告例を簡単に紹介する。

まず，ネットワークトラフィックの急激な増大に対応するための光ネットワーク技術において，ある種の究極的な目標のひとつとして，パケットスイッチング機能を全光学的に実現する技術開発が世界的に展開されているのは近年の特徴のひとつと言える。論理演算などの処理機能をも光領域で実現することを目指す研究は萌芽的状況にあると言えるが，たとえば光通信技術の最先端の国際会議であるEuropean Conference on Optical Communication (ECOC)やOptical Fiber Communications Conference(OFC)では，Optical Packet

Switching に関するセッションが存在し，光符号分割多重技術²¹⁾をベースとして用いる技術など，関連の技

術の積み上げは着実に進んでいると見ることができる。他方，半導体のサブバンド間遷移，電磁誘起透明化 (Electromagnetically induced transparency (EIT))，近接場光を用いるナノフォトニクス技術など，光と物質の相互作用をより一層高度に活用する技術に関して原理的な検討が進み，一部は上記のECOCやOFCにおいても議論され始める状況になっている。このように，光領域での機能性実現に関する試みは，ネットワークトラフィックの急増などの応用の要求や新しい実現技術の萌芽を受けて新しい局面に入りつつあるとも言え，今後の展開が注目される。

（成瀬誠）

参考文献

(1) N. McArdle, M. Naruse, H. Toyoda, Y. Kobayashi, and M. Ishikawa, “Reconfigurable Optical Interconnections for Parallel Computing,” Proc. IEEE, 88, 829-837 (2000).; 石川正俊, “超並列・超高速視覚情報処理システム―汎用ビジョンチップと階層型光電子ビジョンシステム―,” 応用物理, 67, 33-38 (1998).

(2) T. Kurokawa, S. Matso, T. Nakahara, K. Tateno, Y. Ohiso, A. Wakatsuki, H. Tsuda, “Design Approaches for VCSEL s and VCSEL-Based Smart Pixels Toward Parallel Optoelectronic Processing Systems,” Appl. Opt. 37, 194-204 (1998).

(3) 小柳光正, “光インターコネクションと集積回路技術,” 光学, 28, 7-14 (1999).

(4) T. Komuro, I. Ishii, and M. Ishikawa, “Vision Chip Architecture Using General-Purpose Processing Elements for 1ms Vision System,” Proc. Int. Workshop on Computer Architecture for Machine Perception, 276-279 (1997).

(5) A.V. Krishnamoorthy, L.M.F. Chirovsky, W.S. Hobson, R.E. Leibenguth, S. P. Hui, G. J. Zydzik, K.

W. Goossen, J. D. Wynn, B. J. Tseng, J. Lopata, J. A. Walker, J. E. Cunningham, L. A. D’Asaro,

(29)

“Vertical-cavity surface-emitting lasers flip-chip bonded to gigabit-per-second CMOS circuits,”

IEEE Photonics Technol. Lett. 11, 128-130 (1999).

(6) H. Wada, T. Takamori and T. Kamijoh, “Room-temperature photo-pumped operation of 1.58 µm vertical-cavity lasers fabricated on Si substrates using wafer bonding,” IEEE Photonic Technol.

Lett. 11, 1426-1428 (1996).

(7) S. Matsuo, K. Tateno, T. Nakahara, H. Tsuda, and T. Kurokawa, “Use of polyimide bonding for hybrid integration of a vertical cavity surface emitting laser on a silicon substrate,” Electron. Lett.

13, 1148-1149 (1997).

(8) T. K. Woodward, “VLSI-Comatible Smart-Pixel Interface Circuits and Technology,” IEEE/LEOS 1996 Summer Topical Meetings, p. 65 (1996).

(9) M. Naruse, H. Toyoda, Y. Kobayashi, D. Kawamata, N. McArdle, A. Goulet, and M. Ishikawa, “An Optically Interconnected Pipelined Parallel Processing System: OCULAR-II,” Proc. SPIE, 4089, 440-448 (2000).

(10) Y. Kobayashi, Y. Igasaki, N. Yoshida, N. Fukuchi, H. Toyoda, T. Hara, and M. H. Wu, “Compact High-efficiency Electrically-addressable Phase-only Spatial Light Modulator,” Proc. SPIE, 3951, 158-165 (2000).

(11) Y. Igasaki, F. LI, N. Yoshida,, H. Toyoda, T. Inoue, N. Mukohzaka, Y. Kobayashi and T. Hara, “High Efficiency Electrically-Addressable Phase-Only Spatial Light Modulator,” Opt. Rev. 6, 339-344 (1999).

(12) H. Kawai, A. Baba, M. Shibata, Y. Takeuchi, T. Komuro, H. Fujimura, M. Ishikawa, “High-speed image processing on digital smart pixel array,” Electron. Lett. 38, 590-591 (2002).

(13) D. Kawamata, M. Naruse, I. Ishii, M. Ishikawa, “Image Database Construction and Search Algorithm for Smart Pixel Optoelectronic systems,” Proc. SPIE, 3951, 797-805 (2000).

(14) A.Cassinelli, M. Naruse, M. Ishikawa, “Quad-tree image compression using reconfigurable free-space optical interconnections and pipelined parallel processors,” Proc. of the Optics in Computing conference 2002, 23-25.

(15) 成瀬誠, 石川正俊, “光インターコネクションを用いたシステムのための並列アルゴリズムの構築,”

情報処理学会論文誌, 41, 1509-1516 (2000).

(16) http://pcweb.mycom.co.jp/news/2001/10/03/07.html

(17) T. Senoo, A. Namiki, and M. Ishikawa, “High-Speed Batting Using a Multi-Jointed Manipulator,”

2004 IEEE International Conference on Robotics and Automation (ICRA 2004), 1191-1196;

http://www.natureasia.com/japan/jobs/tokusyu/041125-2.php; 打率10割の超天才バッター登場, JST News, 1 (2004).

(18) 奥寛雅，石井抱，石川正俊, “マイクロビジュアルフィードバックシステム,” 電子情報通信学会誌

D-II, J84-D-II, 994-1002 (2001).

(19) M. Naruse, F. Kubota, H. Mitsu, I. Iwasa, S. Tatsuura, Y. Sato, M. Tian, and M. Furuki,

“High-bandwidth measurement of femtosecond optical pulse timing based on two-dimensional transmission gating and parallel processing,” Optics Express, 13, 860-866 (2005).

(30)

(20) 例えば，エレクトロニクス実装学会, 実装技術ロードマップ(03 年度版) －光インターコネクションの実現への展望－

(21) H. Sotobayashi, W. Chujo and K. Kitayama, “Optical Code Division Multiplexing (OCDM) and Its Application for Peta-bit/s Photonic Network,” Information Sciences Special Issue of Photonics, Networking & Computing, 149, 171-182 (2003).

(31)

2.2.4 ビジョンチップ (1) はじめに

ビジョンチップとは，CMOSイメージセンサの例えば画素内に信号処理回路を集積化することで，並列化による処理の高速化や機能付加による柔軟な処理を目指したデバイスである。ビジョンチップの概念は C.

Meadにより提案されたものであり，生体の有する視覚情報処理機能をSi-VLSI技術を用いて模倣するSi網膜を発表した¹⁾。Si網膜は主としてアナログ演算をベースとし，近傍結合がその特徴であった。近年はビジョンチップという言葉自体は，生体視覚情報処理系にとらわれずに広くチップ内に処理回路を集積化し高機能化を図ったイメージセンサを指すことが多い。そのため高機能イメージセンサやスマートセンサなどとも呼ばれている²⁾。

このC. Meadらにより始まったビジョンチップは，現在CMOSイメージセンサ技術の発展を取り入れ，実

用的な光感度やばらつき補正等を導入した，実フィールドで応用可能な研究開発のフェイズに入っている。

従来のビジョンチップでは画素内に処理回路を入れ画素並列による高速化・柔軟化を図っている報告例が多かったが，画質を重視するアプリケーションでは，画素内には精々数トランジスタ程度の増加に留め，列並列で処理を行う方式が主流となりつつある。列並列処理は画質と機能・速度を両立させる一つの解決方法といえる（図2.2.4.1）。

イメージセンサディスプレイ

ノイズ処理増幅・ADC等

ビジョンチップ

（列並列処理型）

ビジョンチップ

（画素並列型）

出力結果

（例：ID認識）

PD Signaｌ proc.

画素構造

列並列処理

出力結果

（例：ターゲットトラッキング）

2003年XX社製 http://www...

被写体

図2.2.4.1 ビジョンチップの方式

ビジョンチップは機能を集積化しているという点から，明確にアプリケーションを想定している場合が多い。そのため本節ではこのビジョンチップの最近の動向と今後の展開について主としてアプリケーション別に概説をする。最近のアプリケーションターゲットとして，車載，セキュリティ，ID認証，医療バイオ応用などがある。本節では，まず最近の動向として，車載応用としての広ダイナミックレンジ化や3次元距離計測を取り上げる。また最近注目されている ID 認証への応用について述べる。最後に今後の展開として，医療バイオ分野への応用について述べる。

(2) 広ダイナミックレンジ化

車載応用ではITS（Intelligent Transportation System）の進展に伴い様々な状況でのイメージングが要求され，

1 台の車に複数のイメージセンサが搭載されるようになってきた。その中で特に強く要求される仕様として広ダイナミックレンジ化がある。通常のイメージセンサは60-70dB程度のダイナミックレジンしかないが，

車載の場合100dB以上が要求される。ビジョンチップではオンチップに回路を集積化しているため信号処理

(32)

等による広ダイナミックレンジ化への取り組みが比較的容易である。但し，車載では低照度側での感度つまり高感度化も夜間走行などを考えると極めて重要であるため，実用化は困難といわれている。

広ダイナミックレンジ化の手法は図2.2.4.2に示すように大きく2種類に大別される。一つは受光特性に飽和特性（非線形特性）を持たせるもの，もう一つは複数回露光を行うものである。前者では例えば対数的な応答特性を示す受光回路を導入してダイナミックレンジを100dB以上確保している報告例がある³⁾。これはトランジスタがサブスレッショルド領域ではゲート電圧がドレイン電流に対して対数的に応答することを利用している。フォトダイオードで発生する光電流のオーダはサブスレッショルド電流程度であるため，ドレイン電流を光電流とすれば対数応答が実現できる。但しダイナミックレンジ自体は広いが，低照度側でのノイズが大きくSN比が余り良くないことや，低照度側では対数変換の応答特性が悪いため残像が発生することが指摘されている。車載用には速い応答速度が要求されるためにこの点も好ましくない。これらの問題が解決され今後ITS搭載用カメラとして有力な候補となると期待される。

Illumination

Output Signal

Multiple Exposure Illumination

Output Signal

Nonlinear Response

Saturation Level Illumination

Output Signal

Conventional

Iph PD

V_PD

図2.2.4.2 広ダイナミックレンジ化の手法

複数回露光方式は古くから様々なバリエーションが提案されている。長時間露光と短時間露光を組み合わせ後段で合成することによりダイナミックレンジを広げることができる。最近この複数露光時間信号読出しにおいて短時間読出し時間の一部を更に短時間の蓄積時間信号読出しを行い，更にその読出し中にそれよりも短時間の蓄積時間信号読出しを行うといったバースト読出しを行うBROMEという方式が提案実証されている⁴⁾。この方式により12bit出力で117dBのダイナミックレンジを得ている。画素内は余り手を加えず埋込 PD などの低ノイズ性能を生かしたまま列並列信号処理回路で広ダイナミックレンジ化を図る手法が高画質を維持した広ダイナミックレンジ化を実現する上でトレンドとなるであろう。

(3) 3次元距離計測

ビジョンチップの応用として3次元距離計測に関するものが幾つか発表されている。画像と同時にその距離がわかるセンサシステムが実現できればFAやITSなど適用範囲は広い。距離計測方法には，視差を利用するもの，光切断法，TOF （Time Of Flight）法などがある（図2.2.4.3）。