Altium Designer ガイドブック Altium Designer の各バージョンの追加機能の説明 Rev.1.1

Altium Designer ガイドブック

この「Altium Designerガイドブック」はPCBだけを対象にしています。 メニューや機能などはオリジナルの英語名を基準に説明してあります。 またその内容や項目などはAltium社のサイト内のドキュメントに準拠させています。 PCB関連の説明なのでSCHの項目についてはPCBと関連や連動しない限りは触れておりません。 バージョンとしてはSummer09を基準とし、その後のバージョンの追加機能を説明します。 (AD10〜AD14までは主な追加機能だけを抜粋して説明) その為、最低限Summer09の機能を習得している人を対象として説明してあります。 目次 A. Summer09の機能の復習 B. AD10の主な追加機能 C. AD12の主な追加機能 D. AD13の主な追加機能 E. AD14の主な追加機能 F. AD15の主な追加機能 G. AD16の主な追加機能 H. AD17の主な追加機能 I. 補足

A.Summer09の機能の復習 ここで本ガイドブックの説明の基本となるSummer09の機能を復習を兼ねて記載しておきます。 画面のズームイン、ズームアウトは海外系のソフトウェアなので＋、－で操作します。 (回路図ではPgup、Pgdnで動作します。) しかし、設計中にはそれでは時間が掛かるのでプリファレンスでホイールの回転方向で 操作できるようにした方が有利です。デフォルトではCTRLと併⽤なのでカスタマイズした 方がいいでしょう。 パターン設計での引き回しで＊キーを押すと別のレイヤに移動し併せてVIAを打ちます。 そのVIAのサイズはその種類を事前登録しておけばSHIFT＋Ｖで選べます。 同様にSHIFT＋Wで線幅を選べます。(TABキーでも線幅が変更可能) 配置した部品の回転はスペースキーで90度ずつ左回転します。 ほかにも使⽤できるキーがありますがカスタマイズで変更される場合があったり 他の登録された機能の方が優先されて動作しない場合があります。 Altium独特なキーの使い方は SHIFT＋スペースキー でしょう。 引き回し以外にもポリゴンの編集などでも利⽤可能なのでプログラムテンキーなどに 登録しておくと便利です。 続いて基板設計をする手順で説明していきます。 01.基板設計をする前にまずは基板の外形を指定します。 これもAltium独特で基板外形線の概念がありませんが、ガーバー出⼒データなどで不利 なので0.2mmぐらいの幅でメカニカルレイヤに外形を作図しておきます。 02.基板外形のデータを選択し、その情報からAltiumが認識する基板外形に設定します。 03.ネットリストをロードするために先にプロジェクトファイルを作成します。 このネットリストへの対応もAltium独特で、ネットリストをロードするという概念があり ません。 ネットリストのファイルを読み込んでそのファイルをプロジェクトマネージャーを使⽤して ツリー状でプロジェクト内になるようにファイルをドラッグします。 現状のファイルとネットリストとを比較することでその差を埋めるためにネットリストを 読み込んだのと同じように現状のファイルを状態変化させます。 ネットリスト内に手持ちの部品のフットプリントと一致していれば基板外形の右下から その部品が整列します。 事前に使⽤するPCBライブラリはインストールしておく必要があります。

04.フットプリントは基板設計画面と似たフットプリントエディタ画面で対応します。 寸法配置など使えないコマンドがあります。 グループ化されていないプリミティブだけと理解してください。 05.パターンの引き回しが完了したらポリゴンでべたアース処理をします。 四角以外の複雑な形状は別のレイヤに外形を作図して変換して処理するか キープアウトで処理するか、ポリゴンカットアウトを配置するかなどのテクニックが あります。 ポリゴン自体はソリッドか細かいトラックでクロスハッチングするという2種類あります。 ソリッドは軽量ですがランドの周りの円弧が汚くなります。 クロスハッチングは円弧は綺麗ですがファイルが重くなったり、細かいトラックによる 出っ張った半島(スライバ)に悩まされます。 06.DRC設定はデフォルトではインチ系の設定内容となっています。 クエリーなどで細かく設定し直す必要がありますが、デフォルトでも込み入った基板 でなければそのままの値でも設計は可能です。 但し、べたアースとなるポリゴンと他のプリミティブとは0.35mm以上のクリアランスを 確保した方が安全です。 07.⽀給されたネットリストと基板から発⽣させたネットリストとを比較して設計が完了。 接続情報だけではなくてフットプリントやコメントの情報も比較するにはEXCELなどで マクロによるチェックが必要となります。 08.ガーバーデータとNCデータは通常は4:3フォーマットで出⼒します。 リーディングゼロ消去で出⼒するとデータのヘッダはTZ(後ろにゼロ有り)となります。 トレーディングゼロ消去で出⼒すると逆にLZ(前にゼロ有り)となります。 NCデータは*.TXTとなりますが筆者はこれまでの流れで*.NCDとリネームしています。 ガーバーデータとしては別途ドリルデータのPDF図面も必要です。 これ以外にはガーバーデータの形式と基板製造の仮仕様書を作成します。 09.ガーバーエディタでガーバーデータを読み込んでDFMを掛けると安心です。 厳密なDFMでなくとも最小線幅(0.125mmまたは0.15mm)とスライバの２項目だけは チェックした方が製造現場からの質問が減るでしょう。 10.他のSCHにリナンバリング情報などを返すにはWASISファイルを加工して対処します。 ORCADではテキストを加工せずにそのまま利⽤可能です。

B. AD10の主な追加機能

01.「Preferences」でのユーザ設定をインポート

DXP > Preferences ダイアログにてAltium Designerの他のバージョンのユーザー設定を インポートすることが可能となりました。

右下の「Import from」ボタンにてインストールされているた全てのbuild/バージョンが メニューにリスト表⽰され、そのバージョンのユーザー設定情報がインポートし利⽤でき また、それを保存することも可能です。

02.強化されたフットプリントの比較

PCB エディタの Tools メニューから「Update from PCB Libraries」コマンドで フットプリントを比較できますが、マッチしないアイコンが表⽰される場合は フットプリントはリスト下にグラフィカルな比較が表⽰されます。 異なっている部分は四角形のセルに分割され事前に設定した⾊で⾊分けされて表⽰される ようになりました。 03.統一したカーソル-スナップシステム カーソル・スナップ機能 PCBエディタの右下に「Snap」ボタンが追加されました。 その項目は下記のようになります。 Grids 通常のスナップグリッドと同様に「Grid Manager」ダイアログを表⽰します。

Guides

「Snap Guide Manager」ダイアログが開き、各種の設定ができます。 Snap To Linear Guides

「Snap Guide」にカーソルを手動でスナップを切り換えるために使⽤します。 「Board Options」ダイアログの「Snap To Linear Guides」オプションに相当。 Snap To Point Guides

上記と似た機能ですが「Snap To Point Guides」オプションに相当。 Snap To Grids

マウスカーソルをグリッドにスナップするかどうか切り換えるために使⽤します。 「Board Options」ダイアログの同名の「Snap To Grids」オプションに相当。 Snap To Objects (Single Axis)

カーソルを整列ガイドにスナップするかどうか切り換えるために使⽤します。 「Snap To Object Axis」オプションに相当。

Snap To Objects (Dual Axis)

「Electrical Grid」と同様にオブジェクトに近づいたときにスナップする機能で 「Single Axis」ではなく「Dual Axis(xy両軸」で動作します。

「Snap To Object Hotspots」オプションに相当。 Include Near Aligned Objects

整列させるのに、隣接するどのオブジェクトを使⽤するかを切り換えます。 「Near Objects」オプションに相当。

Include Far Aligned Objects

整列させるのに、遠くにあるどのオブジェクトを使⽤するかを切り換えます。 「Far Objects」オプションに相当。

Advanced Snap Options

「Board Options」ダイアログで、詳細オプションをダイアログ表⽰して カーソルスナップ サブシステムを有効/無効にできます。

「Grid Manager」の変更

「Grid Manager」にこれまでの artesian(直交グリッド)に加えて olar(放射状グリッド)C P が追加されました。

DelphiスクリプトにてCoarseに関してはDots、Linesの状態変化がプログラムでは動作 しないようです。

スナップガイド(Work Guides)機能

スナップガイドという補助的な機能が追加されました。

部品などはこのスナップガイドに吸い込まれて整列させることができます。 Place ＞ Work Guides サブメニューで利⽤できます。

補助線と補助グリッドのような十字が設定できますが、この「Work Guides」の メニューからでないと削除はできません。

04.共同のPCB設計

一つの設計中のPCBに対して複数のパターン設計者がアクセスして個々に設計が可能に なりました。

同じ箇所を別の設計者が修正していてもその違いをグラフィカルに表⽰してくれます。

05.Polygon Pour Managerの強化

Tools > Polygon Pous > Polygon Manager にて この「Polygon Pour Manager」を動作させます。

ここの上部のView/Edit欄にて「Create New Polygon From」ボタンが新設されました。 ポップアップメニューの上段の「Selected Polygon」を選択して元にするポリゴンの 流⽤が可能になります。 06.Via Stitching 基板上の回路の動作周波数が⾼くなってくるとポリゴンで作成したべたアースがよりGND レベル(安定したゼロ電位)を維持することが求められます。 これを簡単に回避するには所々にVIAを打つ必要があるというのが、この機能の説明の 前提です。 使⽤周波数の波⻑の1/20の間隔以下でVIAを打ては良いという理論もあります。 (参考 : 3GHzの波⻑は１0cmなので1/20なら5mm間隔となります。) また、UL規格を満足する為に銅板の剥がれ防止という意味での使⽤もあります。 Tools ＞Via Stitching ＞ Auto Stitch Net で処理します。

ネット名と配置間隔を指定すればVIAが配置されます。

この作業はパターン設計の終盤に⾏わないと修正が面倒になります。 ※ 自分の望んだ結果にならない場合もあります。

筆者はこのコマンドは使⽤せず、面倒でも自分でTRACKとVIAを配置していますが ネットエディタで該当するネット(GND)のループを許可しないといけません。

C. AD12の主な追加機能 このバージョンでは細かな修正が多く、⼤きな追加機能は少ないようなのでここでの 説明の項目も少なくなっています。 01.STEPモデルのプレビュー STEPモデルを配置する場合に参照するファイルの形状がプレビューされるので ファイル名だけを頼りにしなくても良くなりました。 02.接続ライン(ラッツネスト)の色をコントロール 接続ラインの⾊を変更 ラッツネストの⾊はデフォルトでは紺⾊に設定されています。 PCBパネルで「Nets」モードにした後で、ネット名をダブルクリックし 「Edit Net」ダイアログを開くことでその接続ラインの⾊を個別に編集できます。 複数のネットの⾊を変更するには、PCBパネルでネットを選択してから 「PCB Inspector」を利⽤してネットの⾊を編集します。 レイヤ⾊を使⽤して接続ラインを表⽰ 接続ラインが接続されるスタート、ストップレイヤの⾊を使⽤して接続ラインを 破線で表⽰できます。 この破線の⾊は、あるレイヤから他のレイヤへ接続するネットのみに適⽤され 接続のスタート、ストップが同じレイヤの場合、定義した⾊が保持されます。 「View Configurations」ダイアログの右上にある「View Options」タブ内の

D. AD13の主な追加機能 01.PCBオブジェクトとレイヤの透過表示 「View Configurations」ダイアログの右上に「Transparency」という項目が追加され ました。 アイテムごとに上部のスライドバーによって透過率が設定できます。 複雑な設計でパターンや部品が⾒え⾟い場合に使⽤します。 ファイルはその透過状態を維持して保存されるので、外部とファイルのやりとりをする 場合は注意が必要です。 スクリプトでも透過を実⾏できますが、これとは少しだけ異なる動作をします。 併⽤すると数値はそのままでも⾒た目の透過率が変わります。

02.デザインルール内のSilk To Solder Mask Clearance※

この項目の下部に「Clearance Checking Mode」が追加されました。 その内容は下記の2種類です。

Check Clearance To Exposed Copper (ポリゴンを含めた露出した銅へのシルク被り)

「 」

「Check Clearance To Solder Mask Openings」(レジストへのシルク被り)

※ 注意 上段を選択するとべたアースの銅箔の部分を含めて演算するのでポリゴンがソリッドでは なくてハッチングを設定している場合は、DRCを掛けた場合に⼤幅な時間が掛かるので 注意が必要です。 他のファイルを読み込んだ場合にはどちらかがチェックされるので事前に確認しておく 必要があります。

03.ポリゴンとリージョンの外形頂点エディタ 使⽤頻度の⾼いポリゴンおよびリージョンを定義している頂点を、設計画面ではなくて テーブル上の数値として処理できるようになりました。 また、CSV形式の外部ファイルもインポートできます。 円弧に関しても「Arc Angle」欄に数値を入⼒すれば対処します。 CADでは通常は極座標系とするので左側回転(CCW)が正のため、右回転(CW)させるために 小さい数値で対応するにはマイナスの数値を入⼒しなければなりません。 04.3D外形をSTEPモデルへ変換する機能 「Convert to STEP」ボタンが追加されました。

05.Live Drill Drawing Table

これまでは「.LEGEND」というスペシャルストリングスで対処していましたが Place ＞ Drill Table にて「Drill Drawing」レイヤに配置されリアルタイムで アップデートされます。

但し、表⽰させるには「Drill Drawing」レイヤをONさせておく必要があります。

06.PCB Design View

設計画面を資料として利⽤する機能の説明です。

Place ＞ Design View で設計画面の脇に配置できます。 半田面にも配置でき、印刷にも対応しています。 07.インターラクティブネット⻑の計算 ⾼速な回路では配線のネット⻑が重要となりますがこれまでは配線後でないとネット⻑は 確認できませんでした。 インターラクティブ配線時にヘッドアップディスプレイや設計画面の下部に数値が表⽰ されるようになりました。 配線を修正する場合にもこの機能は対応しています。 08.VIAスティッチングの改善 VIAステッチングされたビア群のどれかをダブルクリックすることで選択でき 更に再編集が可能となりました。 VIA群にX、YそれぞれにOffset値を入⼒することで原点からオフセットさせて他の べたパターンなどとの微調整ができます。

E. AD14の主な追加機能 このバージョンでは多くの機能が追加されました。 01.フレキシブル、リジッドフレキシブル対応 フレキシブル基板や、従来のリジッド基板とフレキシブル基板が混在した リジッドフレキシブル基板(リジッドフレキ)に対応しました。 これに伴ってレイヤスタックの設定画面などが変更されています。 リジッドフレキシブル基板ではリジッド基板とフレキシブル基板の層数が違いますが これも視覚的に確認できます。 02.レイヤスタック管理の改善 リジッドフレキシブル基板への対応のためなのかレイヤスタック画面も改善されました。 03.埋め込みコンポーネントのサポート ⾼密度設計となってきたので多層基板のある層にパターンではなく表面実装デバイスを 実装する場合があります。 基板内部の基板の一部を刳り貫いてそこにデバイスを配置するような基板の設計にも 対応されました。 04.差動ペア配線の改善

DRC設定の「Differential Pairs Routing」にて、これまでの Gapだけではなく*Width* という項目が追加されました。

差動ペアの配線中に「Width」と「Gap」の設定を切り換えられます。

「Rule Minimum 「Rule Preferred 「Rule Maximum」を切り換えるには」、 」、 Shift+B を押します。 「Width」設定を個々に切り換えるには 3のキーを押します。 「Gap」設定を切り換えるには 6のキーを押します。 デバイス内の狭いランド間とデバイス外の広い空間とでクエリーで設定を代えるには デバイス側にルームを配置してそれを含めたクエリー設定をすることで差動ペアの パターンががスムーズに変化します。 05.PCB Drill Tableの改善 配置した「PCB Drill Table」のテキストをEXCELのように左、右、センターのどれかに 揃える機能が追加されました。また、カラムの幅も調整可能です。 これにより提出する「PCB Drill Table」の⾒栄えが改善されました。 06.無効なPCBデザインルールの改善された表示 DRC設定時にそれぞれの項目の親に相当する場所をクリックするとどのクエリーが有効に なっているのかが一覧で確認できます。 (「Enabled」欄にチェックが入っているかどうか)

07.ポリゴンの改善

ポリゴンの注入工程の速度がAD13と比較し、2から6倍に改善されました。

08.VIA・シールド機能が追加されました。

Tool ＞ Via Stitching/Shielding にて、メニューにVIA・シールド機能が追加され より細かい設定が可能になりました。

これによりストリップラインなどの場合にクリアランスを設定してそれを避けるように 規則的にVIAを配置できるようになります。

09.ティアドロップの形状作成時の改善 ティアドロップのアーク部分がリジョンオブジェクトから作成できるようになりました。 連続して特異点の少ないベストな形状でパターンに⾁付けしてくれます。 10.未使用のPADとVIAの削除 多層基板の内層でどこにも接続されていないPADとVIAもありますが、それを削除することで べたアースの入り具合を改善することに寄与します。

11.ミアンダ配線時の配線⻑の調整の改善

ミアンダ配線(アコーディオン形状)の作業にて多角形(境界ボックス)の編集ハンドルを 表⽰します。

その頂点の移動しても配線⻑はコントロール下にあるので形状の変化を⾒ながら微調整が 可能になりました。

再修正中にTabキーを押すことで「Interactive Length Tuning」ダイアログを表⽰でき 「Style 「Amplitude 「Gap」を変更できます。」、 」、

12.インタラクティブ配線時の改善

VIAをドラッグすることで関連する周辺のパターンを巻き込んでの押しのけ配線が可能に なりました。

13.SMDパッドからの配線をコントロール

DRC設定の画面のSMTの項目で「Corner 「Side 「Any Angle」の項目が設けられ」、 」、 ました。

これによりSMD パッドへ接続する方法をクエリーにより、細かくコントロールできる ようになりました。

14.自動的なネックダウン パターンの配線幅を配線の途中のある場所で変更することをネックダウンと呼びます。 BGAパッケージなどシビアな場所では冗⻑的な配線はロスになるのでルームを利⽤した クエリー構文を作成してそれを具現化します。 15.配線Trackのコーナー面取り(Chamfer) ストリップラインをTRACKで対処するとコーナーにRがついてしまいます。 これを面取りする機能が追加されました。

Tools ＞ Convert ＞ 「Convert Selected Tracks to Chamfered Path」 処理したいTRACKを選択後に上記コマンドを動作させて詳細設定します。 但し 「Chamfer(％)ｄ」の値をどれぐらいにするかは回路設計者との打ち合わせが必要、 です。 一般的には使⽤周波数が1GHz以上の場合はパターン幅の値はシビアになるのでその処理した 45度部分の幅の変化も(状態の連続性の⽋如となるので)考慮しなければなりません。 16.ポリゴンの編集と管理⽅法の変更 べたアースなどに使⽤するポリゴンにて「Unpoured」モードが導入されました。 未注入(Unpoured)のポリゴンは中身が100％透過し外形だけが表⽰されます。 これによりポリゴン以外の細かいパターンを修正する作業の場合にポリゴンとの境界が わかるので有⽤です。 未注入(Unpoured)に対してその逆の再注入(Repour) ポリゴンを自動で「Repour」するには 「Preferences」ダイアログ内の、 「PCB Editor - General」ページで対応します。 Shift+スペースバーによるモード切替 ※ ポリゴンの形状を編集する場合にShift+スペースバーを押すことでTRACKの引き回しを 代える時と似たように、3つのモードを切り替えることができるようになりました。

このモード切替の機能を知らないとAD14でのポリゴンの編集が苦手になるでしょう。 17.PCB Filterパネルの改善 以前はクエリー構文を表⽰する画面が主でしたが、改善後は各プリミティブを考慮した チェックボックスで選択が可能なパネルにデザイン変更されました。 18.単体オブジェクトの選択 これまでは重なっているオブジェクトの中で一つのオブジェクトを選択するのに苦労してい ました。 AD14.3 から「ポップアップ セレクションガイド」という機能を利⽤できます。 このポップアップガイドを利⽤するには、事前に「Preferences」ダイアログの

「PCB Editor - General」ページにて「Display popup selection dialog」オプションを チェックしておきます。

これで同じ位置に配置されているオブジェクトを選択した時に「ポップアップガイド」 で単体オブジェクトの選択が可能です。

19.デザインルールにプリミティブ別テーブルを採用 DRC画面にてこれまでのシンプルなものから一転しプリミティブ同士をマトリックスで 設定できるようになりました。 これまで複雑なクエリーでないと実現できなかったクリアランスもこれで簡単に設定 できるようになりました。しかし、逆に⾒た目では複雑になったように感じます。 通常はどれも同じ数値にしておけばいいでしょう。変更する場合は適⽤範囲をよく理解 して⾏ってください。 20.Polarグリッドを利用してコンポーネントを回転 AD14.3からは「Polar」グリッドでコンポーネントを配置する時に自動で回転する機能が 追加されました。 このグリッドでコンポーネントを移動する時はグリッド上に乗って回転できます。 スペースバー(反時計回り)でコンポーネントの向きを設計画面で確認しながら移動できます。 その逆(時計回り)に回転したい場合はShift+スペースバーを使⽤します。 21.ジャンパ機能の改善 SCHのプロパティにて「Type」に「Jumper」の項目が追加されました。 SCHに対応するようにPCBのプロパティにもジャンバーICの項目あります。 コンポーネントの「Type」を「Jumper」に設定します。 ジャンパ部品の２つのPADの「Jumper ID」をゼロ以外の同じIDに設定します。

22.埋め込みディスクリートコンポーネント対応時の拡張機能

内層に部品を埋め込む時、その部品の方向(上、または下)は 「Layer Stack Manager」、 ダイアログの「Orientation」で定義します。

「Component properties」ダイアログにて「Flipped on Layer」の項目が追加され 個々の部品ごとに細かく定義できるようになりました。

「PCB Inspector」パネル 「PCB List」パネル 「Find Similar Objects」ダイアログ、 、 においてもこの「Flipped On Layer」プロパティを設定できます。 更にクエリ⾔語においてもこの「Flipped On Layer」プロパティが 「ComponentFlippedOnLayer」という名称で扱えるようになりました。 23.折りたたんだ状態でのSTEPモデルの生成 リジッドフレキシブルデザイン時に、ある状態で折りたたんだ状態のSTEPモデルが 出⼒可能になりました。 これによって顧客(機構設計者)とより具体的な情報共有が可能となります。 24.サーマル接続時で45度で処理する場合の改善 これまでは45度のサーマル処理でスポークが出現する位置はPADの中心からだったので ⻑方形のPADの場合は⾒栄えが悪くなっていました。 それが改善されてPADの端から逆算したようにスポークが出現するようになりました。

F. AD15からの追加機能 01.xSignals CPUなどの信号源から複数のデバイスをコントロールするようなメモリー回路などでは パターンをT型の配線(Balanced T)にすることになります。 この「Balanced T」配線は、信号が1つの経路で開始し、同じ配線⻑で2つに分岐させて いる場合でもスタブとして働いてしまうので信号が反射し歪んでしまう場合があります。 これを解決するために設けられたのが「xSignals」という機能です。 途中にダンプ抵抗などが入っている通常は別のネットとして扱われる場合も同グループと して配線⻑が管理できます。 02.ソルダーマスク開口の改善

「Solder Mask Expansions」設定項目では、通常は「expansion」ルールを適⽤しますが これまではトップレイヤとボトムレイヤは同じ値でした。

VIA、またはPADにトップレイヤとボトムレイヤごとに別の値を定義するには

「Specify expansion value」欄で鎖状のアイコンでトップとボトムレイヤのリンクを 解除することで設定できるようになります。

03.MS Officeデータの配置

他のソフトウェアでは一般的なOLEが利⽤できるようになり、MS Officeのデータを コピペすることが可能となりました。また画像の貼り付けも可能です。

Place ＞ Object From File コマンドを選択し「Choose File」ダイアログで 必要なファイルを選択して配置する手法もあります。

しかし、一部には使⽤できないデータもあるようです。 配置されたそのOLE オブジェクトは Tools ＞ Convert ＞

「Explode OLE Object to Free Primitives」コマンドでフリープリミティブ オブジェクト に変換できます。 04.⻑⽅形パッド⽳の対応 PADのプロパティにて丸⽳、角⽳、⻑⽳以外に Rectangular(⻑方形)の⽳が定義できる ようになりました。 具体的には「Hole Information」欄で設定します。 しかし、現実的な⽳あけ作業ではどうしてもルータービットの性能から微小のRがついて しまうので⾦型でないと実現できないでしょう。

05.2Dと3D画面の表示⽅向を独⽴ 「2D表⽰モード」と「3D表⽰モード」は、キーボードの2または3のキーを押して切り 換えていますが、これまでは基板は同じ方向で表⽰されていました。 それの２つの表⽰モードが完全に独⽴させ、各表⽰モードで以前に表⽰した方向、ズーム レイヤ構成が維持されます。 Ctrl + Click にてフィルタ、またはハイライト表⽰するような機能が両モードで 働くのでデザインの詳細を確認できます。 また最後に表⽰した方向が両モードで維持されます。 06.IPC-2581の対応 IPCという基板関連規格で策定された「IPC-2581」形式で出⼒ができるようになりました。 出⼒される内容としてはこれまでにも存在していた「ODB++」と似ていますが、方⾔は 筆者のテストによるとそれよりも少ないように感じます。 「ODB++」や「GerberX2」などのように特定のメーカーの規格ではないので今後普及 してくれることを期待します。 まだこの規格の読み込みに対応したガーバーエディタは少ないようなのでこの形式で データ送付をする場合は、基板データの編集作業をする業者との事前の打ち合わせが必要 でしょう。 07.GerberX2の対応 「GerberX2」形式はこれまでの拡張ガーバーデータを更に拡張した規格のようです。 出⼒されるデータの分解能は別のバージョンでインチ、ミリ共に1桁細かくなります。 08.IDXの対応 IDFに似た3DCADにデータを渡す規格です。

この形式に対応したバージョンの「Solid Works(アドインの「Circuit Works」)」では データを読み込むことができます。

IDFでは扱っていない銅箔などのパターンやPADの情報も機構設計CADに伝達させる ことが可能です。

09.UnicodeフォーマットでIDFへエクスポート

IDFフォーマットでエクスポートする時に

「File Export IDF」ダイアログの下段の「Generated Files」欄に「Use Unicode」 オプションが追加されました。

これはIDFデータ内に全角の⽇本語なども利⽤できるということを意味しますが 筆者はまだ試したことはありません。

このオプションは、デフォルトで無効に設定されています

これまではシンプルだったFile ＞ Import、File ＞ Exportですが

インポーター エクスポーターを使⽤するのでサブメニューはその種類に依存して変化し/ ます。

インポーター エクスポーターを追加したい場合は/ DXP ＞ Extensions and Updates で対処します。

11.出⼒ジョブエディタの改善

出⼒ジョブを一括で有効 無効にする為の「Enable All 「Disable All」の項目が追加/ 」、 されました。 これ以外の機能としてマウスホイールを使⽤して画面のスクロールができたり Outputsリストの出⼒ジョブの順番をマウスのドラッグアンドドロップで変更可能です。 12.重複したユニークIDの検出 裏方の機能としてPCBとSCHとはユニークIDを利⽤してリンクさせています。 しかし、そのユニークIDが重複してしまうと誤動作し連動が外れる原因となります。 SCHのコンパイラでは接続性に関するオブジェクトの重複したユニークIDを検出し エラーが「Messages」パネルに表⽰されます。 クロスプローブ表⽰し、必要に応じてユニーク IDを再⽣成し手動で修正できます。 13.3DPDF 外部の専⽤ソフトウェアを使⽤しないで3DPDFを⽣成できるようになりました。 中間ファイル経由ではパターンの情報を伝達できませんでしたがこの機能ではパターンも 表⽰されるので顧客にアピールができます。 STEPファイルを貼り付けている場合は、まるで部品実装した基板のように感じられて ミスを事前に発⾒できます。 ⼤きな設計ファイルから3DPDFを⽣成すると10Mバイト以上のファイルサイズになるので Eメールで対応できない場合もあります。 14.カスタムカバーレイの対応 リジッドフレキシブル基板の場合はカバーレイの材料を設定するので、その項目が 記載できるように「Layer Stack Manager」にその項目が追加されました。 その情報を出⼒する機能も追加されています。 15.複数⾏のPCBテキスト これまでは文字列は一⾏だけでしたが複数⾏にも対応しました。 16.ユニオンの改善 ユニオンはプリミティブオブジェクトをグループ化して作られていますが、意識して作成 する場合とPCBCADが自動で作成していて無意識で利⽤している場合もあります。

あります。 「ユニオンモード」を選択した時にパネルにはPCBワークスペースで検出されたユニオンが リスト表⽰されます。 ユニオンのタイプ(素性)が表⽰されるので内容を確認することが可能です。 17.xSignalウィザード 「xSignals」では複数のネットを1つにまとめて管理することもできます。 その指定は煩雑なので設計画面でマウス操作で処理できるようにウィザードで 対処できるようになりました。 18.PAD/VIAテンプレートとライブラリ PADやVIAの「Properties」ダイアログを開くと上部に「Pad Template」や 「Via Template」という項目が追加されました。 この手法は他のCADでは一般的だったのですがAltiumでもそれが採⽤されました。 Altiumの下位のバージョンで作成した*.PCBDOCファイルを開いた場合でも IPC-7251/7351 パッドスタック命名規則に従って自動で命名され管理されます。 「PCB Pad Via Templates」パネルがPCB設計画面の右下にあるPCB項目内に 「PCB Pad Via Templates」として追加されました。

上段の「Available Pad and Via Libraries」では、読み込んだ 「Pad/Via Library」のテンプレートがリスト表⽰されます。

下段の「Local Pad/Via Library」では開いているPCBファイルで使⽤されている 「Pad/Via Library」テンプレートが表⽰されます。

選択したPadやViaの形状が画像でも確認できます。

「Pad/Via Library」を作成するには File ＞ New ＞ Library ＞ Pad Via Library という手順で「Pad/Via Template Editor」で編集します。

「Pad/Via Template Editor」には、PAD/VIAテンプレートに関する基本の設定をする 項目があります。 19.ポリゴンの改善 以前のバージョンではポリゴン名は設計者が管理していた為に、名称変更した場合は PCBCAD側で認識できずDRCと連動しませんでした。 そこでポリゴン名の自動割り付けをする機能が追加され、以下のどれかで⾏えます。 1.「Polygon Pour」ダイアログ 2.「PCB Inspector」パネル 3.「Polygon Pour Manage」

処理することになります。

ポリゴンの名称をどのように自動割り付けするのかが、事前に4つのテンプレートの中から 選択しておきます。

Design ＞ Board Options ダイアログに「Polygon Auto Naming Template」という 項目で選択します。

具体的には下記の4種類のテンプレートの中から選択できます。 NET NAME_LXX_PXXX

LXX_NET NAME_PXXX

NET NAME_LAYER NAME_PXXX LAYER NAME_NET NAME_PXXX

これらは「NET NAME 「LAYER NAME 「LXX 「PXXX」という4つの要素を」、 」、 」、 組み合わせたものです。 自動割り付け作業について具体的に説明します。 1.「Polygon Pour」ダイアログにおける自動割り付け 従来のPolygonをクリックした画面に「Auto Naming」というチェック欄が設けられ たのでそれで個別に対処します。 2.「PCB Inspector」パネルにおける自動割り付け 「PCB Inspector」パネルでPolygonのジャンルにて

「Auto Assigned Name」という項目が追加されたのでそれで一括で自動割り付け します。

3.「Polygon Pour Manage」における自動割り付け

Tools > Polygon Pours > Polygon Manager の画面の左下に「Auto Generate」 という項目が設けられたのでそれで一括で自動割り付けします。 また、重なっているポリゴンの構築順をインタラクティブに設定することもできます。 これ以外にポリゴンの構築順をインタラクティブに設定するために設計画面にて 右クリック ＞ Polygon Actions に下記の2つコマンドを追加されました。 Bring to Front 選択したポリゴンが、重なっているポリゴンの前になるように構築順を変更します。 Send to Back 選択したポリゴンが、重なっているポリゴンの後ろになるように構築順を変更します。

リアルタイムで「Drill Drawing」が表⽰できるようになったので⾒たり確認するために 出⼒を⽣成する必要はありません。 設計画面内で「Drill Drawing」レイヤをアクティブにするか「カレントレイヤ」とすれば 直接的に確認できます。 下部の「Drill Drawing」レイヤのタブには右クリックメニューがあります。 このメニューには、標準のオプションの他にドリルに関するコマンドが⽤意されて います。

Configure Drill Pairs

現在、設定されているドリルペアが表⽰され、必要なドリルペアを定義できます。 このメニューコマンドを選択して「Drill Pair Manager」でドリルペアを設定します。 Configure Drill Symbols

このコマンドを実⾏すると「Drill Symbols」ダイアログが表⽰されます。 そこでシンボルを割り当てるために使⽤する分類基準を定義します。 Place ＞ Drill Table でドリルテーブルをワークスペースへ配置した時に 「Preferences」ダイアログ内の「PCB Editor - Defaults」 ページで定義した デフォルト欄、フォント、単位、整列で表⽰されます。 デザインに⻑⽳または角⽳のような円形でない形状の⽳がある場合には 「Hole Length」欄は配置中に自動で追加されます。 21.ドリルペアの参照 VIAのドリルペアはViaダイアログの「Drill Pair」のドロップダウンリストから選択 できます。 このドリルペアは事前にViaダイアログの下部にある「Drill-Pair Manager」で定義 します。

これ以外に設計画面から Design ＞ Layer Stack Manager の「Drill Pairs」ボタン からも定義できます。 矛盾したドリルペアを選択した場合はダイアログで赤⾊でハイライト表⽰されます。 22.基板外形からのクリアランスチェック これまでのDRCの項目では基板外形に近いデザインオブジェクトと外形とのチェックは できませんでした。 リジッドフレキシブル基板などの複雑な基板に対応するにはその項目も必要となってきた ので「Manufacturing」の項目に新たに「Board Outline Clearance」デザインルールを 追加されました。

値を入⼒するEdgeの各項目の意味を下記に⽰します。 「Outline Edge」 基板の最も端 「Cavity Edge」 ユーザが定義した空洞部分で指定する端 「Cutout Edge」 ユーザが定義したカットアウトの端 「Split Barrier」 分割ライン＝基板の端 「Split Continuation」 このレイヤが分割ラインの範囲を超える場合(継続した分割) 「Object-kind」を「Split Continuation」にするには クリアランス値を０に設定します。 23.テストポイントクリアランスチェック 基板製造や部品実装工程では基板上のPADやVIAの露出した銅箔をテストポイントの 代わりに使⽤し冶具を使⽤して性能測定をすることがあります。 その冶具には測定する為の最低2つのチェックプローブピン(尖ったピン)があり、測定する ために基板に接触させる最小間隔などの制限があります。 基板設計時にそのことも勘案する必要があります。 DRCの項目内の「Testpoint」にて

「Distance to Pad Hole Centers」 と 「Distance to Via Hole Centers」という ルールを追加し、PADやVIAの中心までのクリアランスをチェックできます。 テストポイントの中心から隣接するPADやVIAの中心までの最小間隔は

「PCB Rules and Constraint Editor」の「Fabrication Testpoint Style」または 「Assembly Testpoint Style」で定義します。

AD15.1では、最新の「Gerber X2」ファイルフォーマットの仕様に準拠して データ精度にインチ系では2:6、ミリ系では4:5 の項目が追加されました。 データ精度に関してミリ系で説明すれば、整数部分が4桁で小数点以下は第5位までの ⾼精度で数値を出⼒するという意味です。 25.⽳からのソルダーマスク開口 従来はPADやVIAのランドの端からのレジストの増加値を指定するという方法でした。 しかし、VIAでは⽳の直径を基準にしてレジストの増加値を指定した方が製造現場との やりとりでは一般的です。 それに対応する為にPADやVIAのプロパティに新たに

「Solder Mask From The Hole Edge 」の項目を追加されました。

VIAにレジストをギリギリまで被せたいけれど、ずれなどの要因でレジスト液でVIA⽳が 潰れることは避けたい場合は0.1〜0.2mmぐらいの値を指定するでしょう。

26.ジャンパ機能の改善

割り当てたコンポーネントだけではなく、全てのコンポーネントタイプに「jumper-type」 という電気的な接続として対応しました。 同じ「Jumper ID」を設定したコンポーネントのPADは、ジャンパとしてみなされて自動で 同じネットに割り当てられます。 異なるネットをジャンパPADに割り当てている場合は「short-circuit」という違反が レポートされてしまうので注意が必要です。 27.出⼒ジョブ色設定 以前は、出⼒ジョブからPCBで印刷する時、全ての印刷で同じ⾊設定を共有していました。 現在では、出⼒ジョブファイルの各出⼒でその⾊を定義できます。 その⾊設定は「PCB Print Preferences」ダイアログにてデフォルトとして保存できます。 28.改善した2D、3D切り換えの動作 これまでは2Dと3D表⽰では⾒える状態が同期していないので異なる表⽰サイズと位置で した。(独⽴した表⽰画面) 2Dと3D表⽰で同じ場所や方向で⾒る(同期)には下記のショートカットキーを押します。 Ctrl+Alt+2 (2D表⽰) Ctrl+Alt+3 (3D表⽰) 3D表⽰で向きを変えていても上記ショートカットキーにて2Dから3D表⽰に切り替えると 2D表⽰と同期するので平面の表⽰に戻ります。

G. AD16からの追加機能 01.テクノロジーを考慮したxSignalウィザード 改善された「xSignal」ウィザードにてインターフェース、メモリ、カスタム回路の 「xSignal」を作成できます。 このウィザードでは、オリジナルのカスタム「Multi-Component Interconnect」 モードやDDR3/DDR4メモリに対応し、これ以外の回路にも将来的に対応予定です。 02.ピンパッケージ遅延の管理 この項目はSCHとPCB設計の両方の知識が必要な内容なので難しい記述となっています。 500MHz以上の⾼速設計で、デバイスの接続媒体またはダイ ワイヤ・ボンディングによる 信号の「ピンパッケージ内遅延」が発⽣してしまいます。 デザインやPCB側から⾒て、2つのデバイスのピンが一致していてもパッケージへ信号が 流れる時間はデバイスによって異なるのでそれを考慮して設計する必要があります。 全てのデバイスメーカーはパッケージの遅延情報を提供する必要があるのですが Altiumでは配線⻑の方法を使⽤し、同じ配線⻑を容易に定義できることで対処しています。 ピンパッケージの配線⻑は全体の信号配線⻑に含まれています。 これはPCBパネルの「Nets」モードや「xSignal」モードなどで確認できます。

03.配線⻑チューニング中に目標配線⻑を変更 目標配線⻑の作業をより容易にするために、目標配線⻑の機能を改善しました。 配線⻑チューニングに適⽤できるルールを確認して、その中から使⽤するルールを選択 できるように改善しました。 ルールを選択しない場合は最⼤配線⻑のルールがデフォルトで適⽤されます。 2つのルールの目標配線⻑が同じ場合は優先度の⾼いルールが適⽤されます。 選択したルールをすぐに確認できるようにハイライトされます。

選択したルールは「Interactive Length Tuning」ダイアログの右上に⻘でハイライト されます。

04.差動ペア配線の改善

設定とルールの改善について

1.差動ペア内のネット配線⻑をより容易に一致

「Matched Net Length」デザインルールの制約条件を容易にし 「Within Differential Pair Length」オプションを追加しました。 ルールスコープで指定した各ペア内のネット間の差をチェックします。 2.PCBパネルで新しい差動ペアクラスを定義 これまでは、PCB パネルで右クリックして新しい差動ペアクラスを追加する時に ポップアップ表⽰される「Edit Class」ダイアログは空でした。 現在は「Non-Members」で(新しいクラスを定義できる状態)既存の差動ペアが 表⽰されます。

3.クエリビルダに「Differential Pair Class」の条件を追加

4.「Differential Pairs Routing」ルールにおける優先値と最⼤値の設定

「Differential Pair Routing」ルールで最⼤値を超える優先値は入⼒できません。 5.差動ペアルールと単位精度による丸め込み 単位をmil系からmm系に切り換えて、ｍｍ系の単位精度を「3」に設定した時に 丸め込みエラーが起きていましたが現在はこの現象は起こりません。 配線の改善に関して 1.改善したインタラクティブ配線⻑チューニング 差動ペアを対象にしたルールを複数、定義することは稀ではありません。 例えば、あるペア配線⻑とその他にペア間の配線⻑の許容差を指定する。

配線⻑チューニング中にルールを選択できます。

このダイアログを表⽰するには配線⻑チューニング中に「Tab」キーを押します。 2.「xSignal」の差動ペア配線⻑チューニング

差動ペアのネットが「xSignal」内にある場合 「Matched Length」デザインルール、 では、その「xSignal」が対象になります。 それらのペアに対して配線⻑チューニングを⾏えます。 3.差動ペアに関するコネクションラインの最適化 自動化されたコネクションラインの最適化により、コネクションラインを正しい ソースまたは対象パッドへ接続します。 4.差動ペアのアーク 差動ペアのアークによる誤った「Uncoupled-Length」違反は起こりません。 5.インタラクティブ差動ペア配線⻑チューニングの ”目標配線⻑で完了” オプション 差動ペア配線⻑チューニングは、”目標配線⻑” を ”マニュアル” に設定し ”目標配線⻑で完了” オプションを有効にして正しく働きます。 振幅は目標配線⻑に合うように必要に応じて調整されます。 6.インタラクティブ差動ペア配線⻑チューニング中の配線表⽰ 今までは、”インタラクティブ配線⻑チューニング” コマンドを実⾏後、差動ペアを クリックすると既存の配線が消え、カーソルを移動した時に既存の配線は再度、表⽰ されマスク表⽰されました。 現在は、配線⻑チューニング中には配線が正しく表⽰されます。 7.Mitered with Lines 形状での配線⻑チューニング

今まで「Mitered with Lines」チューニング形状を使⽤して配線⻑チューニング中 ペアのネットが、カーソルから離れた位置まで配線される場合がありましたが 現在は改善されています。 05.デザインルールの改善 AD16のDRCではクエリをテストする機能が追加されました。 クエリ⾔語がどのように反映されるか、それをどのフィルタで表⽰するかドロップダウン から容易に選択できます。

「PCB Rules and Constraints Editor」の各ルールに関するユーザインターフェースが わかりやすく、より複雑なルールを定義するためにクエリを使⽤できます。

ルールスコープをテストする機能

機能が追加されました。

クエリをテストしてクエリ⾔語表現がどのように反映されるかを確認できます。

「Test Queries」をクリックすると、定義したルールによって反映されるオブジェクト数が 「Test Queries Result」に表⽰されます。

全般的な改善項目

「PCB Rules and Constraints Editor」のフィルタエンジンが合理化され、より容易に ルールを定義できます。 ドロップダウンメニューにより、容易にフォルタまたはパラメータを選択できます。 各ドロップダウンで選択した内容に依存して新しいドロップダウンからDRCを微調整 できます。 追加したDRCの項目 「Testpoint」にて「Pad Type」を追加。

「Minimum Annular Ring」に「Drill Pair」を追加。

「Constraints」欄の右側にある値をクリックするとアクティブなオブジェクトの箇所が 表⽰されます

「Diff Pairs」ルールで「Width」または「Gap」値が他の「Clearance」ルールなどと 矛盾する場合、警告メッセージで確認できます。

「Matched Lengths」デザインルールに2つのオプションが追加されました。 「Solder Mask Expansion」デザインルールの「Constraints」に

「Solder Mask From The Hole Edge」が追加されました。 「Constraints」欄の図を改善しました。

06.違反レポートの改善

DRC違反の結果は「PCB Rules and Violations」パネルで容易に利⽤できますが 「PCB Rules and Violations」パネルは自動で起動しDRCバッチプロセスを完了すると アクティブになります。

また 「PCB Rules And Violations」パネルのチェックボックスを有効にしてから下部の、 「DRC Violation」を選択すると違反に含まれているプリミティブが選択されます。 DRC違反の内容にて改善したものを下記に⽰します。 Routing Width Routing Layers

Differential Pairs Routing High Speed Parallel Segment Length Matched Lengths Manufacturing Acute Angle 07.IPCウィザードで3DSTEPモデルを生成 AD16のフットプリントを作成画面でのIPCウィザードでは平⾏して「3D STEP」モデルも ⽣成できるようになりました。 この機能は非常に有⽤で、より本物に近い3Dモデルを⽣成できるので3DCADではその後に 処理するレンダリングでリアルな画像やモデルとなります。 これまでインターネットなどで探していたSTEPモデルなどもIPCウィザード内に含まれる デバイスではそういう手間が減らせます。 ⽣成するモデルを埋め込むか、外部のファイルとしてそれを保存するかを選択できます。 外部のファイルとしてモデルを保存する方を選択した場合はファイルタイプと 「3D STEP」モデルの出⼒先フォルダを選択できます。 「3D STEP」モデルをプレビュー表⽰することもできます。

PCB ライブラリドキュメントで Tools ＞ IPC Compliant Footprint Wizard

でコンポーネントタイプを選択した後 「Generate STEP Model Preview」をクリック、 します。

「3D STEP」モデルのプレビューは「Preview」欄に表⽰されますが

その欄の左下のアイコンで「３D」と「Show Generic Models」をチェックしておく 必要があります。

外部のファイルとして「3D STEP」モデルを保存するには

「Footprint Destination」ページで「External File」をクリックします。 デフォルトのファイルタイプはSTEP形式です。

「External File」のテキストボックスにファイル名が表⽰されます。 ファイル名や保存場所も変更できます。

「MCAD Co-Designer - SOLIDWORKS」

SOLIDWORKSのライセンスを持っている場合はParasolid形式でモデルを保存できます。 「Format」の右のドロップダウンをクリックしてから「Parasolid」を選択します。 ファイル名が(*.x_t)という拡張⼦として保存場所が表⽰されます。

Parasolid形式にはバージョンがあるのでこのファイルを読み込む3DCAD側では注意して ください。

08.PDF3Dエクスポートの改善

3DPDFのエクスポートにて下記の４つの改善点があります。 1.「デフォルトの3D表⽰画面」の設定と「D Movie」

エクスポートした3DPDFファイルは、Adobe Readerの標準の表⽰の他に 「PCB 3D Movie Editor」パネルで定義した「Key Frame」表⽰に基づいて デフォルト以外にトップ、ボトム、左のカスタム表⽰も可能です。

PCBドキュメントで定義した「Key Frame」は「Use 3D Movie view」オプションを 有効にして動画付きの3DPDFをエクスポートできます。

2.「Page Setup」オプション エクスポートするドキュメントのプロパティは 「Page Setup」ダイアログで設定、 できます。 File ＞ Export ＞ PDF3D をクリックし、ページプロパティを表⽰します。 そこでドキュメントサイズ、方向、余白等を定義します。 3.設計メタデータ 基本的な設計メタデータはエクスポートしたドキュメントには 設計ソースファイル、作成者、Altium Designerのバージョン作成/修正⽇等が含まれ ています。

その情報はAdobe Readerの「Document Properties」ダイアログにある 「Description」タブで表⽰できます。

4.出⼒ジョブ

ファイル⽣成オプションは、出⼒ジョブエディタの「Documentation Outputs」の 項目にあります。

出⼒ジョブを追加するには「Add New Documentation Output」をクリックし PDF3Dオプションの中からソース PCB ドキュメントを選択します。 PDF3D出⼒ジョブを設定するには、追加した出⼒ジョブをダブルクリックし PDF3Dダイアログを表⽰します。 追加した出⼒ジョブを右クリックすると「Page Setup」を含むメニューが表⽰されます。 PDF3D出⼒ジョブは右にある「Output Containers」パネルのPDF出⼒に割り当て られることに注意してください。 09.⽳へ許容差を追加 デフォルトでは⽳許容差の値は設定されていませんがPADやVIAダイアログで⽳許容差を 調整できます。

⽳許容差やデフォルト値は「Pad Via Library」パネルやフットプリントライブラリでも 設定できます。 ドリルテーブルにも⽳許容差を表⽰できます。 10.代替部品をBOMへ反映 AD16ではBOMに代替部品を反映できます。 「ActiveBOM」ランク機能を使⽤して、目的の代替メーカー/サプライヤーを指定し 機能的に同等の代替部品を選択できます。 またBOMアイテムをグループ分けしたり代替をグループへ割り当てできます。 11.エンベデッドボードアレイの改善 簡易化したエンベデッド ボードアレイの間隔設定

基板の左下から左下までの間隔設定以外に基板間の間隔設定を追加しました。 カーソル位置で面付けを移動 エンベデッド ボードアレイをドラッグ移動する時にカーソル位置で移動できます。 レイヤ構成の適合性を確認 エンベデッド ボードアレイを配置する時、レイヤ構成に矛盾があれば警告メッセージが 表⽰されます。

また「Embedded Board Array」ダイアログでも、⼦と親デザインのレイヤ構成に 矛盾が無いかメッセージが表⽰されます。 12.PCB印刷出⼒の改善 AD16では、PCB 印刷出⼒オプションを合理化してより直感的な操作になりました。 「PCB Printout Properties」ダイアログで幅広いオプションを利⽤できます。 また、デフォルト設定を使⽤して実装図を⽣成する時、反対側のレイヤにある コンポーネントのマルチレイヤのプリミティブは含まれます。 これにより印刷出⼒時にマルチレイヤのパッドを含めることができます。

13.ODB++出⼒をTGZフォーマットで圧縮 ODB++ フォーマットで基板製造データを⽣成する時に、TGZ形式の圧縮ファイルも 作成できます。 これまでのようなツリー構造タイプではない単体の圧縮ファイルなので扱い易くなります。 TGZ形式に対応した一般的な解凍ソフトウェアで従来のツリー構造タイプに戻すことも 可能です。 14.ネット色の同期 ネットを⾊でハイライト表⽰するオプションを追加し、SCH/PCB デザインを容易に 確認できます。 複数のネットをハイライト表⽰、異なるネットを異なる⾊で区別、SCHからPCBへ その⾊を反映できます。 このハイライト表⽰機能は選択したワイヤのみ⾊を表⽰するのではなくプロジェクト全体の ネットへ⾊を割り当てます。 ⾊でハイライト表⽰する情報はSCHからPCBへ移⾏する時にECOプロセスに含まれます。 回路図をコンパイルしてECO を⽣成する時、レポートにその⾊を割り当てるネットが 表⽰され、PCBへもその⾊が反映されます。

この「Engineering Change Order」ダイアログで「Change Net Colors」を表⽰するには 「Project Options」ダイアログの「Comparator」タブの「Changed Net Colors」を 「Find Differences」に設定する必要があります。

15.オフラインで作業するためのコントロール

「Altium Designer」では 「Altium Cloud 「Altium Vault 、サプライヤーへ接続、 」、 」 したり更新等のためにインターネットやサードパーティサーバを使⽤しています。 しかし、環境によってはオフラインで作業しなければならない場合があります。 このバージョンでは、ネットワーク接続をコントロールできる機能を追加しました。 新しい「Network Activity」メニューで特定のネットワークまたは全てのネットワーク 接続を無効にできます。 「Network Activity」メニューは「Preferences」の「System」ダイアログにあります。 16.Draftsman 詳細なPCB製造⽤のファイルを出⼒するために新たに「Draftsman」図面システムが 搭載されました。 これによりカスタムテンプレート、注釈、コールアウト、メモを含む製造、実装図を 比較的短時間で作成できます。 この機能はプロジェクトファイルが存在していないと機能しません。 部品表はSCH側でもPCB側においても部品面と半田面の両方ですが 「Draftsman」では、 部品面⽤と半田面⽤を区別して配置できます。 このことで、部品実装者としては理解しやすく作業しやすくなります。 「Draftsman」の主な特徴を下記に⽰します。 ソース PCB ドキュメントから図面データを自動で抽出。 複数ページのドキュメントを作成。 ドキュメントの各ページにテンプレートを適⽤。 カスタマイズしたテンプレートから自動で図面を⽣成。 一般的な実装図、製造図、断面図 「Drill Drawing」図に対応。、 3Dモデルから⽣成したグラフィックを含む実装図。

「Layer Stack Legend」で詳細なレイヤ情報を追加したりカスタマイズ。 部品表にて全ての基板の「Item」または選択した実装図の「Item」のみ表⽰。 「BOM Item」の位置、または「Notes」リストの「Item」を参照。 実装バリアントへの対応。 図面オブジェクトや機能はプリファレンスで設定。 PDFの印刷やエクスポート。 (この「Draftsman」専⽤のPDF出⼒でないとPDF図面が綺麗ではありません。) 出⼒ジョブで「Draftsman」の図面をドキュメント出⼒として追加可能。 17.xSignalsウィザードでのUSB3.0モード 「xSignals」ウィザードに、新たに「USB3 モード」を追加しました。 これにより、USB 3.0 チャンネル⽤の xSignals、xSignal クラスおよび

「Matched Length」ルールを作成することができます。 18.PCB3Dでの新しい測定モード 3Dで設計でクリアランスを満足しているかを測定したくなりますが、新たなこの3D測定 機能により対処できます。 一般的な3DCADでは、あるオブジェクトから他のオブジェクトまで測定できるのですが それに相当する測定機能です。

この機能を使⽤するには Reports ＞ 「Measure 3D Objects」コマンドを実⾏し ステータスバーを確認します。

「Choose First 3D Object or Face」するように促されます。

3Dオブジェクト上にカーソルを移動すると、そのオブジェクトの⾊が緑に変わります。 Ctrlキーを押すとカーソル下の面はハイライト表⽰されます。

19.PCBの改善

AD16.1で次のような改善がされました。 無効なデザインルールの検出

以前のバージョンでは無効なデザインルールは「PCB Rules and Constraints Editor」 ダイアログ内で検出されていました。 (左側のルールツリーや、右側の概要画面でルール名が赤⾊で表⽰されました ）。 AD16.1では、ルールタイプやルールカテゴリも赤⾊で表⽰されます。 無効なルールが含まれているルールツリーを折りたたんでも無効なルールを確認できます。 メカニカルレイヤ名を容易に変更する方法 これまではメカニカルレイヤ名を変更するのがやや面倒でした。 このバージョンでは、メカニカルレイヤ名を変更できる方法を追加しました。 「View Configurations」ダイアログの「Board Layers And Colors」ページで

メカニカルレイヤを選択し右クリックメニューから「Rename」コマンドを選択します。 これにより、新しいレイヤ名称を入⼒できます。

また、ワークスペース下部にあるレイヤのタブをダブルクリックして「properties」 ダイアログで新しい名称を入⼒することでも変更できます。 20.コンポーネントリンクの同期の改善 「Unique IDentifier(UID)」を介してSCHコンポーネントとPCBコンポーネントをリンク させています。 しかし、SCHにてコンポーネントを追加して「Update PCB」を実⾏した場合 SCHコンポーネントとPCBコンポーネントが一致しませんでした。 そのため、ソフトウェアは停止しコンポーネントがリンクされていない警告が表⽰され デジグネータで一致させるよう促されました。 以前は、この状態からリンクさせるために、PCBエディタへ切り換えてから 「Component Links」コマンドを実⾏するしかありませんでした。

このコマンドを実⾏すると「Edit Component Links」ダイアログが表⽰されます。 そこで 「UID」を一致させ「Perform Update」をクリックしました。、

このプロセスを容易にするために自動リンク機能を追加しました。

「Update PCB」を実⾏してコンポーネントUIDが一致していない時に以下の内容が が表⽰されます。

Update the component links

「Automatic」ボタンをクリックした場合 「Edit Component Links」ダイアログの、 手順は画面に表⽰されません。

Manual ボタンをクリックした場合 「Edit Component Links」ダイアログが表⽰さ、 れUIDが一致していないコンポーネントを一致させます。 新しく追加した回路図コンポーネントはダイアログの左に残りますが、ECOを 実⾏してPCBへ追加されます。 UIDを一致させる設定を完了したら「Perform Update」ボタンをクリックして UIDが一致するように割り当てることができます。 UIDを変更した場合 「Information」ダイアログにレポートされます。、 Match any unmatched nets

一致しないネットがある場合 「Match Manually」ダイアログが表⽰されます。、 ここに一致しないネットが表⽰されます。

（全てのネットが一致している場合はこのダイアログは表⽰されません ）。 「Match Manually」ダイアログで「Yes」をクリックすると「Match Nets」 ダイアログが表⽰されます。

そこで一致しないSCHのネットとPCBのネットを手動で一致させることが できます。

「No」をクリックした場合、PCB側の一致しないネットが削除され、SCH側の 一致しないネットがPCBに追加されます。

これによりSCHとPCBのネットが一致します。

それから「Engineering Change Order」ダイアログが表⽰されます。

ここにSCHとPCBを同期するための変更情報が表⽰され、実⾏したらSCHとPCBは同期 します。 21.プリファレンスのデフォルト設定を変更 AD16.1では「Preferences」に関するデフォルト設定が⼤きく変更されました。 「Altium Designer」の環境に慣れていないユーザもこれにより容易に使⽤できます。 以下の項目では「Preferences」ダイアログにて変更したページについて説明します。 System - General 「System Font」オプションと「Change」ボタンを削除。 System - View

「Display shadows around menus 「toolbars and panels」オプションを削除。」、 「Emulate XP look under Windows 2000」オプションを削除。

「Open internet links in external Web browser」オプションをデフォルトで有効に しました。

「Middle click closes document tab」オプションをデフォルトで有効にしました。 System - Navigation

「Zoom Precision」スライダーバーを右に設定。 System - Design Insight

「Mouse Hover」オプションを無効にしました。

「Document Preview」の表⽰もマウスを接近した時に無効になります。 Schematic - General

「Default Power Object Names」オプションを削除し、その他の項目を整列。 Schematic - Graphical Editing

「Mark Manual Parameters」オプションをデフォルトで無効にしました。 「Always Drag」オプションをデフォルトで有効にしました。

「Display Strings As Rotated」オプションをデフォルトで有効にしました。

「Place Sheet Entries automatically」オプションをデフォルトで有効にしました。 「Reset Parts Designators On Paste」オプションをデフォルトで有効にしました。 「Group Undo」オプションをデフォルトで無効にしました。

Schematic - Orcad (tm) このページは削除。 PCB Editor - General

＜変更点＞

「Smart Component Snap」オプションをデフォルトで有効にしました。 「Smart Track Ends」オプションをデフォルトで有効にしました。

「Display popup selection dialog」オプションをデフォルトで無効にしました PCB Editor - Display

＜変更点＞

「Display Options」を「DirectX Options」へ統合し、項目名を「Display Options」 に変更。

「Use Flyover Zoom in DirectX」オプションの名称を「Use Flyover Zoom」に変更。 「Redraw Layers」オプションを削除。

「Draft Thresholds (when not using DirectX)」オプションを削除。 「Jump to Active View Configuration」リンクを削除。

空いた領域を整列しました。

PCB Editor - Board Insight Display ＜変更点＞

「Available Single Layer Modes」で「Hide Other Layers」オプションをデフォルト で有効にしました。

「Live Highlighting」で「Live Highlighting only when Shift Key Down」 オプションをデフォルトで有効にしました。

「Other」の「Jump to Active View Configuration」リンクを削除。 PCB Editor - Board Insight Modes

＜変更点＞

「Display」の「Heads Up Opacity」の値を25%から75%へ変更しました。 「Insight Modes」で以下のように変更しました。

「Current Layer - Heads Up」と「Hover」表⽰モードをデフォルトで有効にし 「Font Size」を12に 「Font Color」を⻩⾊にしました。、

「Heads Up Shortcuts - Hover」表⽰モードをデフォルトで無効にしました。 「Violation Details - Font Color」を⾦⾊にしました。

「Component Details - Font Color」を⾦⾊にしました。 PCB Editor - Interactive Routing

＜変更点＞