• 検索結果がありません。

順序回路

N/A
N/A
Protected

Academic year: 2021

シェア "順序回路"

Copied!
2
0
0

読み込み中.... (全文を見る)

全文

(1)

順序回路

今まで扱ってきた

組み合わせ論理回路

現在のみを考える論理回路

である.

今現在の動作に関し、以前何をしたかは関係ない. 出力は瞬間、瞬間の入力のみで決まる.

順序論理回路

過去も考える論理回路

である. 現在の入力だけではなく過去の 入力を考慮して出力が決まる回路である.

順序論理回路のモデル 組み合わせ 論理回路

記憶回路

出力

y

入力

x

q

q’

これは、記憶回路が

q

という状態にあるところ に

x

という入力があると,

y

という出力をして

記憶回路が

q’

という状態に変わることを示し ている.

過去の入力によって決まった今の状態のことを

内部状態

といい内部状態を表す変数を

状態 変数

という. 状態変数の値を

状態符号

という.また,内部状態が移り変わっていくことを

遷 移

という. 内部状態がどのように遷移するかを図で表したものを

状態遷移図

という.

1

状態遷移図

x / y

q q’

q = q’

のとき:

q = q’

のとき:

q

x / y

書き方:内部状態(状態変数の値)を○で囲んで,状態の遷移を矢印で表す。入力と出力を矢印の 近くに書く.

1 が4 回入力されて初めて1 を出力し,それ以外は0 のままである回路 :4進カウンタ

q

1 1/0

q

2 1/0

q

3

q

4

0/0 0/0

1/0

0/0 0/0

1/1

この図は入力が0 であるときはそのままであり,入力が1 の場合,次の状態に移ることを表してい

る. 1 が4 回入力されると元の状態に戻る.

与えられた回路がどのような出力を出すかを調べる(順序回路の解析)と きにこの状態遷移図を用いる.

2

記憶する回路 - フリップフロップ -

フリップ・フロップ(FF): 論理値の“1”又は“0”のいずれかを安定状態としてもつ回路(1 ビットの メモリー).[英語ではシーソーが動くときの音(ぎっこんばったん)をflip- flopという]

これを使って回路の記憶部を実現する. CPU(中央演算装置)もフリップ フロップを基にして設計される.

主なフリップフロップ

• 非同期型 SR フリップフロップ ← 基本となる FF

• 同期型 SR フリップフロップ ← SRFF にクロック入力を追加

• JK フリップフロップ ← SRFF の不定性を改善

• エッジトリガー JK フリップフロップ ← JKFF の改良版

• T フリップフロップ ← JKFF の変形版

• D フリップフロップ( D ラッチ) ← 同期型 SRFF の変形版

3

(I) 非同期型SR フリップフロップ ①

セット・リセット・フリップフロップ: 一番基本的な動作をするフリップフロップ(FF)

S R

記号

R

S Q

Q Q Q, :出力

回路

S

R

Q

Q S

R Q

Q

NORゲートによる構成 NANDゲートによる構成

NORゲート構成を使って話を進めていく

回路図から分かる事 Qの次の状態 Q+QRによって決まる. Q+=Q+R 同様に, の次状態Q Q+は と によって決まる. Q+=Q+S

次にSRの値によってQ, Qの状態がどのように遷移(移り変わっていくか)みてみる.

Q S

4

(2)

(I) 非同期型 SR フリップフロップ ②

, のとき

=0

S R=0

Q Q

Q+= +0= Q+ =Q+0=Q この場合は状態はそのまま維持される.

, のとき

=0

S R=1

0 1 1= = +

+=Q Q

となり, がどんな値にも関わらず となる. しかし は Q

Q Q+= +0=

Q Q+=0 Q+

となり,一旦は Q の値に依存するが,最終的には Q+である1 に落ち着く.

, のとき

=1

S R=0

Q Q

Q+= +0= 0 1 1= = +

+=Q Q

上と同様,最終的には Q+1 に落ち着く. Q+=1

=1 Q+

5

, のとき

=1

S R=1

0 1= +

+=Q Q

0 1= +

+=Q Q

となるが,この場合は出力が不定となる( はありえない). よってSRフリップフ ロップに を入力することは

禁止

されている.

=0

= +

+ Q

Q

(I) 非同期型 SR フリップフロップ ③

1 ,

1 =

= R S まとめると...

1 0

1

不定 1

1

0 1

0

0 Q 0

Q+ R

S

出 力

入 力

この表を

状態表

という

非同期

とは出力が入力に応じて直ちに変化すること.

また,

Q

1

にすることを

セット ( )

Q

0

にすることを

リセット( )

という.

0 ,

1 =

= R S

1 ,

0 =

= R S

6

(II) 同期型SR フリップフロップ

非同期型SRFFは誤作動を起こす場合がある. どんな時か S, Rの入力に時間差がある時.な ぜなら,入力と同時に状態が遷移 するから.

非同期型SRFFの誤作動を防ぐ 同期信号(クロック信号)を加える

同期型SRFF

クロック(CL)入力を加え,CL = 1 の時のみ入力状態に応じて出力が変化するようにしたもの

記号 S R

Q Q

CL S

R Q CL Q

S R

Q Q

原理図 回路図

S

R Q

Q CL

非同期型SSFF

CL信号

周期

7

参照

関連したドキュメント

1 石固定バイアス回路を用いた理 由は,回路が単純で かつ無帰還回路であるため, トランジスタのモデルパ

論理回路基礎 摂大・鹿間 論理回路基礎 (第14回)

ModelSimのプロジェクト・メンバーの変更.. VHDLの基本構造① 回路記述: ・論理合成に適した記述をする

分野 専門 授業形式 講義 科目番号.

不完全定義 (incompletely specified; 次状態や出力にドントケアが存在す る)

不完全定義 (incompletely specified; 次状態や出力にドントケアが存在す る) の状態最小化には異なるアルゴリズムが必要となるが,

• NOT, OR, ANDのみで、 全ての Boole 関数が実現できる • NOTがあれば OR, ANDは片方で良い • OR, ANDだけでは 全ての Boole 関数は実現できない • 一種類の論理素子 NORまたは NANDだ けで、全ての Boole 関数が実現できる 以下では、 NOT, OR, ANDを用いた実現を考える。...

実験目的 論理回路(Logic circuit)はブール代数を使って論理演算を行う電気回路である.基本的な論理演算を 論理ゲートLogic gate,または単にゲートとも呼ぶ.基本的な論理ゲートとしてAND論理積,OR論 理和,NOT否定・インバータ,NAND否定積,NOR否定和ゲートなどがある.これらを組み合わ