博 士 論 文
パワー半導体製造工程における高温熱処理と
シリコン結晶欠陥の研究
A study on high-temperature annealing and silicon crystal
defects for power semiconductor manufacturing process
国立大学法人 横浜国立大学大学院
工 学 府
中 澤 治 雄
Ｈａｒｕｏ Ｎａｋａｚａｗａ
( i ) 目次 第１章 序論・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１ １．１ 現代社会とパワー半導体デバイス・・・・・・・・・・・・・・・１ １．２ パワー半導体デバイス・・・・・・・・・・・・・・・・・・・・３ １．３ パワー半導体デバイスの基本構造と動作原理・・・・・・・・・１０ １．４ 次世代パワー半導体デバイス・・・・・・・・・・・・・・・・１９ １．５ シリコンウェハの製造方法・・・・・・・・・・・・・・・・・２４ １．６ 本研究の目的・・・・・・・・・・・・・・・・・・・・・・・３０ 参考文献・・・・・・・・・・・・・・・・・・・・・・・・・・・・・３３ 第２章 アドバンストＴタイプＮＰＣ回路用ＲＢ－ＩＧＢＴの開発 ・・・３６ ２．１ はじめに・・・・・・・・・・・・・・・・・・・・・・・・・３６ ２．２ マトリックスコンバータとＲＢ－ＩＧＢＴ・・・・・・・・・・３７ ２．３ ＡＴ－ＮＰＣ回路技術・・・・・・・・・・・・・・・・・・・３９ ２．４ ＲＢ－ＩＧＢＴの概要・・・・・・・・・・・・・・・・・・・４２ ２．５ Ｖ溝型分離層形成方法・・・・・・・・・・・・・・・・・・・４５ ２．６ Ｖ溝側壁のドーパントの活性化・・・・・・・・・・・・・・・４８ ２．７ ハイブリッド型分離層形成方法・・・・・・・・・・・・・・・５６ ２．８ １２００Ｖ ＲＢ－ＩＧＢＴの電気的特性・・・・・・・・・・６０ ２．９ ＡＴ－ＮＰＣ用モジュール ・・・・・・・・・・・・・・・・６３
( ii ) ２．１０ まとめと展望・・・・・・・・・・・・・・・・・・・・・・６７ 参考文献・・・・・・・・・・・・・・・・・・・・・・・・・・・・・６９ 第３章 高温長時間熱処理により生じるウェハ結晶欠陥・・・・・・・・７３ ３．１ はじめに・・・・・・・・・・・・・・・・・・・・・・・・・７３ ３．２ 熱処理条件と評価項目・・・・・・・・・・・・・・・・・・・７５ ３．３ 各種析出物分析結果・・・・・・・・・・・・・・・・・・・・８１ ３．４ 析出物発生の推定メカニズム・・・・・・・・・・・・・・・１０１ ３．５ まとめと展望・・・・・・・・・・・・・・・・・・・・・・１３２ 参考文献・・・・・・・・・・・・・・・・・・・・・・・・・・・・１３４ 第４章 結論・・・・・・・・・・・・・・・・・・・・・・・・・・１３９ 謝辞・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１４２ 研究業績・・・・・・・・・・・・・・・・・・・・・・・・・・・・１４４
- 1 - 第１章 序論 １．１ 現代社会とパワー半導体デバイス 環境を保護するために、二酸化炭素（ＣＯ２）の放出による地球温暖化の防止 に対する取組みが世界各国でおこなわれている[1]。ＣＯ２の放出を抑制するた めに、化石燃料への過度の依存から太陽光などの再生可能エネルギーへの転換 も進んでいる[2]。そのような中、最も環境負荷の小さな電気エネルギー（電力） を効率良く使うことが不可欠である。世界的な低消費電力・高効率化・ＣＯ２削 減などのニーズを背景に、パワー半導体デバイスは、 ・太陽光発電や風力発電などの再生可能エネルギーを活用するために、 ・スマートグリッドを構成する主要部品として、
・ＥＶ（Electric Vehicle：電気自動車）／ＥＨＶ（Electric and Hybrid
Vehicle：電気ハイブリッド自動車）などのエコカーに必須のデバイスとして、
・その他にも、様々なパワーエレクトロニクス技術のキーデバイスとして、
近年その重要性が益々高まっている。
パ ワ ー 半 導 体 デ バ イ ス の 代 表 例 が 、 Ｉ Ｇ Ｂ Ｔ （ Insulated Gate Bipolar
Transistor：絶縁ゲートバイポーラトランジスタ）[3, 4]である。ＩＧＢＴは、
絶縁ゲートによる電圧制御とバイポーラ型による大容量特性を兼ね備えたパワ
ー半導体デバイスとしてパワーエレクトロニクス技術の発展を促進してきたデ
バイスである。現在に至るまで高性能化、低損失化、および高機能化を進める
- 2 -
装置の小型化や高効率化に対応するために、新回路方式に最適なデバイスとし
てＲＢ－ＩＧＢＴ（Reverse Blocking-IGBT：逆阻止 IGBT)の開発[5,6]も進めら
れている。 ＩＧＢＴに使用されている主材料はシリコンウェハであり、特に、ＦＺ （Floating Zone：浮遊帯域溶融）ウェハが広く採用されている。ここで、ＩＧ ＢＴはウェハの厚さ方向に電流を流すことから、シリコン結晶全体を使用する ことが特徴である。そのために、シリコン結晶全体に亘る結晶欠陥の存在と分 布がデバイス特性や歩留りに影響を与える。 従って、パワー半導体デバイスの製造工程において発生する結晶欠陥を調べ ると共に、その解決方法を開発することが望まれている。 本論文では、パワーエレクトロニクス応用装置の小型化や高効率化を実現す るためのシリコン材料を使用したパワー半導体デバイスとしてＲＢ－ＩＧＢＴ を取り上げ、これを実現するために必要不可欠なウェハ縦方向へのｐ型分離層 （ｐ＋分離層）の形成技術に焦点を当てる。内容的には、ｐ型分離層の新しい形 成方法を取り上げると共に、特に、ｐ型分離層形成技術においてポイントとな る高温長時間熱処理技術に焦点を当てる。そして、ＣＺ（Czochralski：チョクラ ルスキー）法による結晶を原料として育成したＦＺウェハを材料として、それ に窒素雰囲気中で高温長時間熱処理を施した場合に生じる窒素析出物に関して 詳細に解析する。
- 3 - １．２ パワー半導体デバイス １．２．１ パワー半導体デバイスの歴史と概要 パワー半導体デバイスは、大電流・高電圧を数百Ｈｚから数十ｋＨｚ程度で オン/オフするスイッチである。これを用いることにより、パワーエレクトロニ クス応用装置の構成の簡素化や高効率化、軽量化が可能になることから、世界 的な低消費電力・高効率化・ＣＯ２削減などのニーズを背景に太陽光発電や風力 発電などの再生可能エネルギー、スマートグリッド、ＥＶ／ＥＨＶなどのエコ カーで適用される様々なパワーエレクトロニクス技術のキーデバイスとして重 要性が益々高まって来ている。この半導体の材料としては、一般的にＳｉ(シリ コン)が使用されている。また、最近ではパワー半導体デバイスを更に高効率化 するために、Ｓｉに変わる基板材料としてＳｉＣ（シリコンカーバイド、炭化 ケイ素）[7],[8]やＧａＮ（ガリウムナイトライド、窒化ガリウム）[9]が注目 されている。 パワー半導体デバイスの実用化は、１９６０年代のサイリスタによる大電流 制御が可能になったことが始まりである。その後、自己消弧（自己ターンオフ）
型デバイスであるＧＴＯ（Gate Turn Off）サイリスタやＢＪＴ（Bipolar Junction
Transistor:バイポーラパワートランジスタ）が開発された。
１９７０年代には、絶縁ゲートによる電圧制御のパワーＭＯＳＦＥＴ（Metal
Oxide Semiconductor Field Effect Transistor：金属酸化膜半導体電界効果
- 4 - れた。そして、１９８０年代後半に開発されたＩＧＢＴは、絶縁ゲートによる 電圧制御とバイポーラ型による大容量特性を兼ね備えたデバイスとしてパワー エレクトロニクス技術を更に発展させるキーデバイスとなった。ＩＧＢＴにつ いてはその後も現在に至るまで高性能化、低損失化、および高機能化への取り 組みが継続して進められている。 これに並行して、パワー半導体デバイスを使い易くするために過熱保護機能 や 過 電 流 保 護 機 能 を イ ン テ リ ジ ェ ン ト 化 し た Ｉ Ｐ Ｍ (Intelligent Power Module)が開発されて様々なパワーエレクトロニクス装置に適用され、その高機
能化に貢献してきている。更には、ＨＶＩＣ(High Voltage Integrated Circuit：
高耐圧集積回路)の技術開発により制御回路を１つのパッケージに内蔵した超 小型ＩＰＭが実現されている[10]。 パワー半導体デバイスの回路設計における微細化[11]のレベルは、超ＬＳＩ よりも一桁ほど粗い０．３５μｍレベルである。しかしながら、縦方向に大電 流を流す構造が基本であるために、縦方向を薄くし、裏面側に不純物を拡散す るような加工プロセス技術が必要になる。具体的には、 ・裏面側に接合を形成する技術、 ・耐圧を維持しながらオン抵抗を下げるために耐圧が維持できる限界の厚さま でウェハを薄くする薄ウェハ化の技術、 ・大電流を通電するために厚いアルミなどの電極膜を形成する技術等、 が必要である。パワー半導体デバイスに用いられるシリコンウェハとしては、
- 5 - 高耐圧を維持するために比抵抗が高いことが条件となる。そこで、ＦＺウェハ を用いる場合が多い。そこで、本論文では、シリコンを材料として使用したパ ワー半導体デバイスを対象とする。 第１章では、以下に、パワー半導体デバイスの基本的な動作とアプリケーシ ョンを紹介し、最近、著しく高性能化されているパワーＭＯＳＦＥＴ、ＩＧＢ Ｔ(含ＲＢ－ＩＧＢＴ)に関して、その構造の概要を説明する。また、次世代の パワー半導体材料として期待されているＳｉＣとＧａＮのワイドギャップ材料 についても簡単に触れる。 １．２．２ パワー半導体デバイスの基本動作 パワー半導体デバイスは、電力の変換・制御を行う素子で、基本動作はスイ ッチングである。従って、パワーエレクトロニクス機器の核となって、大電流、 高電圧、高周波を扱う素子である。ここにおける問題は、パワー半導体デバイ ス自身の発生損失により熱が発生することであり、その結果、素子及び機器の 温度が上がる現象を抑えることが必要になる。 図１．１はＩＧＢＴのスイッチング波形[12]を示す。ＩＧＢＴのターンオン 時とターンオフ時には短時間ではあるが電流と電圧の積で大きな損失（ターン オン損失とターンオフ損失）が発生する。また、ターンオンした後は導通状態 となり電流が流れるが、その場合にはオン電圧が発生し、導通による電力損失 （以下、導通損失と称す）が発生する。
- 6 -
式（１．１）に示すように、総発生損失は１回のスイッチング損失を周波数
倍した項と、導通損失に電流が流れている割合（Ｄｕｔｙ）を掛けた項の総和
で表される。
P(W)=(Pswon+ Pswoff)×f(Hz)+It×Von(W)×D (１．１)
式（１．１）中のＰ（Ｗ）は総発生損失、Ｐswonはオン時損失、Ｐswoffはオフ時
損失、ｆ（Ｈｚ）はスイッチング周波数、Ｉtは損失発生時の電流、Ｖon （Ｗ）
はオン電圧、ＤはＤｕｔｙである。
- 7 - 図１．１中のＶCEはコレクタ－エミッタ間電圧で、Ｉcはコレクタ電流、ｔrは 立上がり時間、ｔｆは立下がり時間である。 総発生損失Ｐは導通損失とスイッチング損失の総和であるため、駆動周波数 を可能な限り上げようとすれば、スイッチングによる損失が大きくなることが 問題となる。パワー半導体デバイスの設計においてスイッチング損失と導通損 失の両者を下げることが重要な課題となる。ＩＧＢＴでは、この発生損失の低 減、オン電圧の低減に対する取り組みが盛んに行われている。 また、この総発生損失Ｐ（Ｗ）に熱抵抗Ｒｔｈ（℃／Ｗ）を乗じ、この値にＩ ＧＢＴチップの周囲温度Ｔａ（℃）を足せばチップ接合温度Ｔｊ（℃）が求めら れる。 一般的にシリコン材料で作製されているパワー半導体デバイスの接合温度 Tｊ の最大値は１５０℃から１７５℃程度であり、この値を超えると破壊に至る恐 れがあるので、最大接合温度以下で使用しなければならない。なお、最近では、 ＳｉＣを材料としたパワー半導体デバイスも開発されていて、接合温度 Tｊの制 限が３００℃以上まで緩和できる可能性も議論されている。 １．２．３ パワー半導体の市場 パワー半導体の世界市場規模は、２０１２年は１３５億１，２００万ドル Tj(℃)＝P(W)×Rth(℃/W)+Ta(℃) （１．２）
- 8 - （メーカ出荷金額ベース）である。パワー半導体の世界市場は、ＭＯＳＦＥＴ、 ダイオードなどのディスクリート品から、パワーモジュールに市場の牽引役が 移り、２０２０年におけるパワー半導体の世界市場規模は２９０億１，０００ 万ドル（メーカ出荷金額ベース）へ成長すると予測されている[13]。 また、ＳｉＣ、ＧａＮなどを使った次世代パワー半導体世界市場は、２０１ ５年以降から本格的に採用拡大が進み、２０２０年の市場規模は２９億８，０ ００万ドルに達すると予測されている[13]。 図１．２は、２０１１年のパワー半導体メーカのランキングを示す[14]。図 １．３は、２０１１年のＩＧＢＴの市場シェアを示す。この市場は、国内の半 導体メーカが伝統的に強い市場で、三菱電機が首位である。２番手は独インフ ィニオンであるが、３番手には富士電機、４番手には東芝が位置するなど上位 ５社中３社が国内勢という「日本強しの市場」である[15]。 １．２．４ パワー半導体の応用分野 図１．２ 世界のパワー半導 体メーカランキング[14] 図１．３ ＩＧＢＴの市場シェア[15]
- 9 - 図１．４は、パワー半導体の主なアプリケーション[12]を示す。横軸にはデ バイス容量（ＶＡ）と縦軸に動作周波数（Ｈｚ）を取り、パワー半導体を使用 したパワーエレクトロニクス装置とアプリケーションを示している。パワー半 導体は、電力分野、産業分野、鉄道分野などの社会インフラを支える電力変換 装置にとって必要不可欠なキーコンポーネントである。特に、近年の環境保護 意識の高まりに伴い、再生可能エネルギー分野の拡大、ハイブリッド自動車や 電気自動車の普及が進み、これらによりパワー半導体の果たす役割は大きくな っている。 そこで、次に、パワー半導体デバイスとして代表的なパワーＭＯＳＦＥＴとＩ ＧＢＴ、そしてＲＢ－ＩＧＢＴに関して、その基本構造と動作原理を説明する。 １．３ パワー半導体デバイスの基本構造と動作原理 10 M 1M 100 k 10 k 1k 100 10 10 100 1k 10 k 100 k 1M 10 M 100 M デバイスの容量 (VA) 動 作 周 波 数 (Hz) スイッチング電源 ＶＴＲ、オｰディオ 用電源 エアコン用インバータ 自動車（HEV,EV) 車両駆動用コンバータ/インバータ 電子レンジ用 インバータ 洗濯機、冷蔵庫 無停電電源 ロボット用 サーボ、 溶接機 送変電用変換機 MOSFET BJT GTO ｻｲﾘｽﾀ 風力発電用インバータ 太陽電池用PCS IGBTモジュール 汎用ｲﾝﾊﾞｰﾀ 図１．４ パワー半導体の主なアプリケーション
- 10 - １．３ パワー半導体デバイスの基本構造と動作原理 １．３．１ パワーＭＯＳＦＥＴ パワーＭＯＳＦＥＴは大電流を流したり、遮断したりすることができる半導 体スイッチの一種であり、電力変換装置を構成する主要部品である[10]。電力 変換装置では、電流をオン／オフすることにより、交流から直流に（ＡＣ－Ｄ Ｃコンバータ）、直流から異なる電圧の直流（ＤＣ-ＤＣコンバータ）に電力が 変換される。このような電力変換はアダプタ、パーソナルコンピュータの電源 などに用いられ、日常生活の至るところで活用されている。 ｎチャネル型パワーＭＯＳＦＥＴの構造を図１．５に示す。パワーＭＯＳＦ ＥＴはソース、ドレイン、ゲートの３端子デバイスであり、ｎ＋ドレイン領域上 のｎドリフト領域表面にｐベース領域とｎ＋ソース領域が形成され、ｐベース領 域の上に酸化膜とゲート電極が配置された構造となっている。パワーＭＯＳＦ ＥＴの場合、高電流密度、高耐圧化を目的にドレインは裏面に形成される。ｎ＋ の＋の記号は通常のｎより濃度が高い場合に付与する。逆に、ｎ－の－の記号は 通常のｎより濃度が低い場合に付与する。主電流はソース－ドレイン間に流れ、 ゲート電圧でソース－ドレイン間電流の制御を行う。
- 11 - 図１.６（ａ）, （ｂ）はパワーＭＯＳＦＥＴの動作状態を示したものである。 （ａ）はパワーＭＯＳＦＥＴのオン状態、（ｂ）はパワーＭＯＳＦＥＴのオフ状 態の動作を示している。ゲートにプラス電圧を印加すると、ｐベース領域表面 にｎ型の反転層が誘起され、ｎ＋ソースとｎドリフト間に電流経路（チャネル） が形成される。この状態でドレインにプラス電圧が印加されればドレイン－ソ ース間に電流が流れ、オン状態となる。一方、ゲート電圧を０Ｖにすると、ｐ ベースの反転層は消滅するので、電流経路が遮断されるとともに、電圧を保持 する空乏層がドリフト層に広がり、オフ状態となる。このようにゲートに印加 する電圧を変えることで電流のオン／オフ状態の制御が可能となる。 図１．５ パワーＭＯＳＦＥＴの構造図
- 12 - （ａ）オン状態 （ｂ）オフ状態 図１．６ パワーＭＯＳＦＥＴの動作 ｎチャネル型パワーＭＯＳＦＥＴのキャリアは電子のみ（ユニポーラデバイ ス）であることから高速動作が可能であり、スイッチング周波数を数百ｋＨｚ と高くできる利点がある。一方、ユニポーラデバイスであるため、電子と正孔 をキャリアとするバイポーラデバイスに比べて大電流化が困難なことが欠点で ある。 従来、パワーＭＯＳＦＥＴのドリフト層抵抗は材料に依存して一意的に決ま る理論限界が存在することから、この理論限界以下のオン抵抗を得ることはで きないと考えられていた。この問題を解決したのが図１．７に示すＳＪ－ＭＯ ＳＦＥＴ（Superjunction-MOSFET：スーパージャンクション MOSFET）構造であ る。図１．５に示す従来型のＭＯＳＦＥＴのドリフト層をｐ型領域とｎ型領域 とが交互に並んだ構造に置き換えたものがＳＪ－ＭＯＳＦＥＴであり、ｎ型領
- 13 - 域の不純物濃度を高くできることから、オン抵抗を著しく低減することが可能 [16,17]となる。そのために、高耐圧分野では従来型のＭＯＳＦＥＴに置き換わ り、ＳＪ-ＭＯＳＦＥＴが主流になっている。 １．３．２ ＩＧＢＴ ＩＧＢＴは大電流を流したり、止めたりする半導体スイッチの一種であり、 電力変換装置を構成する主要部品である[10]。電力変換装置は、電流をオン／ オフすることにより、交流から直流（ＡＣ-ＤＣコンバータ）、直流から異なる 電圧の直流（ＤＣ-ＤＣコンバータ）に電力変換することを可能としている。電 図１．７ ＳＪ－ＭＯＳＦＥＴの構造図
- 14 - 力変換装置としてはエアコンなどの家電製品から、無停電電源装置、パワーコ ンディショナーなどの産業用機器などがあり、日常生活の至るところで使用さ れている。 ＩＧＢＴ（一般的にはｎチャネルが用いられる）は図１．８に示すようにエ ミッタ、コレクタ、ゲートの３端子デバイスであり、ｐコレクタ領域上のｎド リフト領域表面にｐベース領域とｎ＋エミッタ領域が形成され、ｐベース領域の 上に酸化膜とゲート電極が配置された構造となっている。主電流はエミッタ－ コレクタ間に流れ、ゲート電圧でエミッタ－コレクタ間電流のオン／オフの制 御を行う。 図１．８ ＩＧＢＴの構造図
- 15 - ＩＧＢＴの動作を図１．９（ａ），（ｂ）に模式的に示す。（ａ）はＩＧＢＴの オン状態、（ｂ）はＩＧＢＴのオフ状態の動作を示している。ゲートにプラス電 圧を印加すると、ｐベース領域表面にｎ型の反転層が誘起され、ｎ＋エミッタと ｎドリフト間に電流経路（チャネル）が形成される。この状態でコレクタにプ ラス電圧が印加されればコレクタ－エミッタ間に電流が流れるので、オン状態 となる。一方、ゲート電圧を０Ｖにすると、ｐベースの反転層は消滅するので、 電流経路は遮断されオフ状態となる。このようにゲートに印加する電圧を変え ることで電流のオン／オフの制御が可能となる。 （ａ）オン状態 （ｂ）オフ状態 図１．９ ＩＧＢＴの動作
- 16 - ＩＧＢＴは、電流密度を高めるとともに、高耐圧化するためにコレクタは裏 面に形成される。また、ＩＧＢＴの電流の担い手は電子と正孔（バイポーラデ バイス）であるため低オン電圧化が可能[18]となる。それ故、高耐圧でドリフ ト層が厚くなっても、オン電圧を低くできる利点がある。一方、キャリアの担 い手が電子と正孔であることから、電子あるいは正孔のみをキャリアとするユ ニポーラトランジスタに比べ高速スイッチングで劣ることが欠点である。 １．３．３ ＲＢ－ＩＧＢＴ ＲＢ－ＩＧＢＴ（逆阻止ＩＧＢＴ）はＩＧＢＴから派生した半導体スイッチ の一種である。大電流を流したり、止めたりする、電力変換装置を構成する主 要部品である。ＲＢ－ＩＧＢＴは実用化されてから日が浅いものの、２素子を 逆並列に接続することで双方向スイッチとすることができ、第２章で後述する Ｔタイプの３レベルインバータの中間スイッチやマトリックスコンバータに適 用することが可能であることから、家電製品から産業用機器などに幅広く適用 されるポテンシャルを持っている。 ＲＢ－ＩＧＢＴ（一般的にはｎチャネルが用いられる）は、その名が示す通 り、ＩＧＢＴに逆バイアスが印加されても、電流オフ状態を保つことができ、 ＩＧＢＴとダイオードが直列に配置された構成と同一である。その構造は、図 １．１０に示すように、電流を流す部分はＩＧＢＴと全く同じ構成となってお り、相違点は、
- 17 - ・素子の端面にエミッタ側からコレクタ側まで貫通するｐ型分離領域（図１． １０のｐ＋-分離層と表記部分）が形成されている点、 ・ｐ型分離領域に隣接して、逆方向耐圧構造が形成されている点、 である。 コレクタ側が正バイアスの場合は、ＩＧＢＴと同様の動作をし、主電流はエミ ッタ－コレクタ間に流れ、ゲート電圧でエミッタ－コレクタ間電流のオン／オ フの制御を行うことができる。逆にコレクタ側が負バイアスの場合は、電流オ フ状態を保つことができる。このとき、ｐ型分離領域が存在するために、空乏 層が素子端面にかからず、漏れ電流の増加を防止している。 図１．１０ ＲＢ－ＩＧＢＴ構造
- 18 - ＲＢ－ＩＧＢＴの動作領域を図１．１１に模式的に示す。ＩＧＢＴはコレクタ 電圧が正の領域でのみ使用されるのに対して、ＲＢ－ＩＧＢＴは、コレクタ電 圧が正負の両領域で使用することができる（ただし、コレクタ電圧が負の場合 は電流阻止のみである）。 ＲＢ－ＩＧＢＴは、バイポーラデバイスであり、利点・欠点はＩＧＢＴと同 様である。また、素子の表裏を貫通するｐ型分離領域の形成方法の確立が実用 化への課題である。そこで、第２章および第３章の中で、この分離層形成技術、 およびその分離層を形成するために重要となる長時間の熱処理（拡散）技術に ついて述べていく。 図１．１１ ＲＢ－ＩＧＢＴの動作 コレクタ電圧 コ レ ク タ電 流 0 on off IGBT off
- 19 - １.４ 次世代パワー半導体デバイス シリコンの物性限界とともに市場拡大が期待される次世代パワー半導体とし て、ＳｉＣとＧａＮのワイドバンドギャップ半導体が有力候補として開発が進 められている。本項では、パワー半導体デバイスの将来展望の１つとして、次 世代パワー半導体デバイスについて少し触れておく。 １．４．１ パワー半導体材料の物性と主要課題 表１．１は、パワー半導体の材料物性値とその主要課題を示す。ＳｉＣ、Ｇ ａＮはワイドバンドギャップ半導体であり、Ｓｉに比べてパワー半導体デバイ スにとって有利な物性を有している。ＳｉＣ、ＧａＮは、約１０倍程度の絶縁 破壊電界値を有している。破壊電界強度が１０倍ということは、同じ耐圧を得 るのに図１．１２に示すように、(ａ)のＳｉ－ＭＯＳＦＥＴの場合に比べて、 （ｂ）のＳｉＣ－ＭＯＳＦＥＴは、ｎ－層の厚さを１／１０にできる。これは、 ＭＯＳＦＥＴ構造のデバイスを考えると、オン抵抗を１／３００に低減できる 可能性を持っている。また、高速デバイスを実現するために、電子飽和速度が 大きいことが重要である。さらに、動作時の発熱の抑制を考えると、熱伝導度 が大きい方が有利である。デバイスの高温動作がＳｉでは２００℃以下である のに対して、ＳｉＣでは６００℃程度まで動作可能との報告がある[19]。 但し、これらの性能は材料の持つ能力を最大限に引き出せた場合の数値であ り、実現されているわけではない。表１．１の主要課題に示すように、現在試 作されているワイドバンドギャップ半導体には、Ｓｉに比べて課題が山積みで
- 20 - ある。 現状のＳｉＣやＧａＮのレベルでは、基板やエピ層中の欠陥がＳｉよりも多 くあるので、デバイスを製造した場合には漏れ電流が多くなる等の問題が発生 しやすいと考えられる。しかし、Ｓｉ半導体の性能は、Ｓｉの材料限界に近い 状態まで向上しているために、ＳｉＣ、ＧａＮ材料には大きな期待がかけられ ている。
(a) Si-MOSFET (b) SiC-MOSFET
図１．１２ Ｓｉ－ＭＯＳＦＥＴとＳｉＣ－ＭＯＳＦＥＴの違い 表１．１ パワー半導体の材料物性値とその主要課題 Si SiC (4H) GaN バンドギャップ (eV) 1.12 3.26 3.39 電子移動度(cm2/Vs) 1400 1000 1200 絶縁破壊電界強度（MV/cm) 0.3 3 3.3 電子飽和速度(cm/s) 1.0×107 2.2×107 2.7×107 熱伝導率（W/cmK) 1.5 4.9 2 技術的な主要課題 ①高性能化 ①基板・エピ層中の欠陥 ①基板・GaN基板の高品質化 （微細化、薄ウェハ化） ②絶縁膜/SiC界面 エピ成長・欠陥 ②ウェハ(大口径化、FZ化） ③製造プロセス ②特性の安定化・信頼性 ③多機能化 （加工、高温処理等） （電流コラプス*1), オン抵抗の安定化) （RB-IGBT*2, IPM化*3) *1) 電流コラプス：ゲート電圧ストレスによってドレイン電流が減少する現象 *2) RB-IGBT;Reverse Blocking-IGBT: 逆阻止IGBT *3)IPM; Intelligent Power Module
- 21 - １．４．２ 次世代パワー半導体の開発状況 表１．２は、次世代パワー半導体参入各社の開発・量産状況を示す[15]。Ｓ ｉＣパワー半導体は、独インフニオンや米クリーが先行して開発・量産化を進 めていたが、２０１０年からローム、三菱電機の国内勢もＳＢＤ(Schottky Barrier Diode)の生産を開始し、２０１１年に入って続々と量産開始や量産時 期をアナウンスする半導体メーカが現れ出した。 ＧａＮパワー半導体の製品化は、２０１０年冬にはじまった。米インターナ ショナルレクティーファイアー(ＩＲ)がいち早く量産化にこぎつけた。Ｓｉ基 板の上にＧａＮ薄膜を積層する「ヘテロ・エピタキシャル成長法」で製造して いる。デバイス構造としては、横型構造を取る。但し、この方法では、結晶格 子が異なる材料を積むことを強いられるため、高品質の結晶が製造しづらい。 パワー半導体では大電流が流れるために、信頼性に対する懸念点が残る。実際 のところ、耐圧が数十～２００Ｖと低く、ドレイン電流も最大で３０Ａ程度と 少ない。これでは、高耐圧・高効率というＧａＮ材料の特徴を十分に引き出し ているとは言い難い。そこで、縦型デバイスを実現するために、同じ材料を積 む「ホモ・エピタキシャル成長法」に切り替える、つまり、Ｓｉやサファイア のような異なる材料を基板に用いるのではなく、ＧａＮを基板（ＧａＮ単結晶 基板）に使う研究開発がはじまっている。ＧａＮ単結晶基板の大口径化（現状 の入手できる最大のサイズは２～４インチ）、基板品質が課題である[20]。
- 22 - １．４．３ パワー半導体デバイスの棲み分け 図１．１３は、Ｓｉ,ＳｉＣ,ＧａＮデバイスの棲み分け領域[21]を示す。Ｓ ｉＣパワー半導体は、Ｓｉパワー半導体の一つであるＩＧＢＴが守備範囲とす る約６００Ｖ以上の高耐圧領域を狙う。ＩＧＢＴはオン抵抗が比較的低いもの の、スイッチング速度が遅い。ＳｉＣパワーＭＯＳＦＥＴであれば、オン抵抗 とスイッチング速度ともＩＧＢＴを上回れる。一方、ＧａＮパワー半導体が狙 う領域は、ＳｉＣパワー半導体が狙う耐圧領域よりも低いところで、具体的に は、数十Ｖ～約６００Ｖである。但し、この耐圧領域は、一般的なパワーＭＯ ＳＦＥＴの他、ＳＪ構造のパワーＭＯＳＦＥＴが大量に市場投入されており、 比較的高性能のデバイスがかなり低価格で販売されている。ＧａＮパワー半導 表１．２ 次世代パワー半導体参入各社の開発・量産状況[15]
- 23 - 体の普及のカギは、Ｓｉパワー半導体を上回る価格対性能比を実現できるかど うかが握っている[20]。 パワー半導体デバイスの技術開発は、ＭＯＳＦＥＴ, ＩＧＢＴの高性能化、 ＲＢ－ＩＧＢＴやＩＰＭ化等の多機能化、ＳｉＣやＧａＮの新材料開発、そし て、低コスト化に対する取り組みが進むものと考えられる。 Ｓｉは低コスト、動作温度が１５０℃程度のもの、そして回路との一体化、 変換器技術と結びついたもの、ＳｉＣは高温動作、高速動作、動作温度が２０ 図１．１３ Ｓｉ，ＳｉＣ，ＧａＮデバイスの棲み分け
- 24 - ０℃程度のもの、ＧａＮに関しては、縦型デバイス実現が課題であると考える。 なお、本研究では、以降、シリコンパワー半導体に絞って述べていく。 １.５ シリコンウェハの製造方法 シリコンパワー半導体には、ＩＣ（Integrated Circuit:集積回路）、ＬＳＩ （Large-Scale Integration：大規模集積回路）で使用されているＣＺ法によって育 成した結晶を使用できず、ＦＺ法あるいはエピタキシャル成長法による結晶が 使用される。以下にＣＺ法とＦＺ法、およびエピタキシャル成長法の概要と特 徴を紹介する。 １．５．１ ＣＺ法によるシリコン単結晶の育成 ＬＳＩを製造する場合の材料には、一般的にＣＺ法により育成されたシリコ ンウェハが用いられる。図１．１４は、ＣＺ法によるシリコン単結晶育成の概 要を示す[22,23]。シリコン多結晶の塊を石英るつぼ中で加熱溶融し、種結晶を 漬けてゆっくり回転させながら単結晶を引き上げる方法がＣＺ法である。本法 を最初に試みたチョクラルスキー（Czochralski）氏にちなんでＣＺ法と称され る。所定の抵抗値になるように一定量のドーパントを添加するが、結晶中のド ーパントの濃度が偏析係数と固化率に依存して変化するため、引き上げられた 結晶塊の内、種々の濃度を有する部分がそれに適する製品の製造に使用される。 引き上げの途中において石英るつぼに含まれる酸素が結晶中に溶け込むため、 ドーパントを添加しない場合であっても抵抗率が低くなることから、高抵抗率
- 25 - の単結晶を得ることが困難である。ＣＺ結晶の抵抗率は、０．００１～５０Ω・ ｃｍ程度である。また、大口径結晶を引き上げるために石英るつぼの直径が大 きくなると、融液の自然対流と結晶の回転による強制対流が加わり、酸素の混 入量が増大する。これを抑えるために磁場を印加するＭＣＺ（Magnetic field applied CZ）法[24]が用いられる。単結晶の用途としては、主として、ＩＣ、 ＬＳＩなどの集積素子に利用される。 ＣＺ法では、融液から固化する際の偏析現象により、固体のシリコンに取り 込まれるドーパントの量が変化する。偏析現象とは、液相から固相になる時に、 固相の不純物量が液相中とは異なる現象である。そのために結晶育成が進むに 図１．１４ ＣＺ法によるシリコン単結晶育成 ([22,23]の写真を基に筆者が作成)
- 26 - つれて、シリコン融液のドーパント濃度が変化する。結果として、ＣＺ法で育 成したシリコン単結晶ではインゴットの上部と下部ではドーパント濃度が異な る。偏析現象は自然現象であるため、回避することは難しい[25]。 １．５．２ ＦＺ法によるシリコン単結晶の育成 パワー半導体デバイスは、高比抵抗結晶を必要とするためＦＺ（Floating Zone：浮遊帯域溶融）法で製造した結晶が用いられている場合が多い。図１． １５は、ＦＺ法によるシリコン単結晶育成法の概要を示す[3,26]。原料はＣＺ 法と同じ高純度多結晶（ポリ）シリコンであるが、円柱状のまま使用する。多 結晶シリコンの円筒棒を直立に保持し、その一部を高周波加熱により溶融し、 高周波コイルを上に移動させることにより、多結晶棒の下端から上に単結晶化 させる方法である。ＦＺ法では、石英るつぼを用いないため低酸素濃度、即ち 高純度であり高抵抗のシリコン結晶を育成できる。 図１．１５ ＦＺ法によるシリコン単結晶育成 （[26]の写真を基に筆者が作成）
- 27 -
ＦＺシリコン単結晶の不純物添加法には、中性子照射によりＳｉをＰ（リン）
に変換するＮＴＤ（Neutron Transmutation Doping:中性子照射）法の他、単結
晶の成長過程においてシリコン溶融部にガス状の不純物元素（ｐ型の場合には Ｂ２Ｈ６，ｎ型の場合にはＰＨ３）を添加するガスドープ法がある。 ＮＴＤ法の欠点としては、以下のことが挙げられる。 ・原子炉の定期検査などによる長期運転停止の影響を受け、年間を通じた安定 供給が難しい。 ・原子炉内の高エネルギー放射線の照射によって生成される様々な欠陥を除去 するため、照射後に熱処理（回復処理）を要する。原子炉の形式により熱処理 の状況は異なり、一般的に高速中性子成分の少ない重水炉の方が抵抗率の回復 が早い。 ドーパント濃度のウェハ面内均一性に関しては、ＮＴＤ法の方がガスドープ より良好である。但し、ガスドープ法の技術開発が進み、不純物濃度のウェハ 面内均一性が向上してきているので、今後は、ＦＺ結晶のＮＴＤ品からガスド ープ品への置き換えが進むと考えられる。 パワー半導体デバイスでは、裏面にドーパントを含む層を設けることが必須 となる。そのために、パワー半導体デバイスのＦＺウェハには、熱拡散を用い て裏面にドーパントを含む層が形成されたウェハ（拡散ウェハ）を用いること がある。この拡散には、１３００℃程度の温度で数日の工程を要する。現在、 拡散ウェハは、直径１５０ｍｍのウェハまでしか製造されていない[25]。
- 28 - １．５．３ エピタキシャル成長法 パワー半導体デバイス用シリコン結晶を作るためのもう一つの方法がエピタ キシャル成長法[3,24,27]である。 図１．１６は、エピタキシャル成長法の概略を示す。（ａ）にエピタキシャル ウェハの製造原理を示す。１０００℃を超える高温に加熱した単結晶シリコン ウェハ表面にシリコン化合物の気体を触れさせると、化合物が熱分解してシリ コン原子が生成し、ウェハの結晶面に倣って１μｍ／ｍｉｎ程度の速度でシリ コン単結晶膜が成長する。すると、（ｂ）に示すようにウェハの単結晶シリコン の上に結晶軸の揃った単結晶のシリコン膜ができる。この方法を、エピタキシ ャル成長と呼び、得られたウェハをエピタキシャルウェハと呼ぶ。 この方法では、ドーパントはガスによって供給され、ドーパント濃度や厚さ の均一性は良好であり、部分的に濃度を制御できる。 エピタキシャル成長でパワーデバイス用基板を製造する場合、数十～数百μ ｍの厚さのエピタキシャル層を形成する必要がある。但し、エピタキシャル成 長で得られる厚さの限界は１５０μｍ程度である。エピタキシャル成長法の課 題は、ウェハを載せる台（サセプタ）へのウェハの貼り付きとウェハの反りで ある。また、膜の成長速度が遅いことも問題もある。エピタキシャル層が厚い ほど製造が難しく、コストが上昇する。 パワーＭＯＳＦＥＴでは、エピタキシャルウェハを用いることが多い。これ は、ＦＺウェハを用いるよりもエピタキシャルウェハを用いた方がウェハコス
- 29 - トは高くなるが、耐圧クラスが低く定格電流が小さいことによりチップサイズ がＩＧＢＴよりも小さく取れ数が多くなることや、工程数が少なくて済む場合 が多いためである。 ＩＧＢＴでは、ＦＺウェハが主流として用いられている。また、低コスト化 に対応するためにウェハの大口径化が進み、最近ではＦＺウェハで直径２００ ｍｍまでのウェハの供給が可能になった。 ところで、ＩＧＢＴをはじめとするパワー半導体デバイスを安定して生産す 気体からの単結晶シリコン ウェハの単結晶シリコン （b) エピタキシャル成長 シリコン化合物の気体 高温のシリコンウェハ （a) 製造原理 図１．１６ エピタキシャル成長法
- 30 - るためには、大量のウェハが必要とされる。しかし、ＦＺ用原料棒である多結 晶シリコン棒の大きさに限界があるためＦＺウェハを同一ロットで大量に入手 することが難しい。そこで、図１．１５に示すように多結晶シリコン棒の代わ りに長いＣＺインゴットを原料としたＦＺ法による結晶生産が対策となり得る。 但し、結晶中に有害な結晶欠陥が発生すると、漏れ電流などが発生してデバイ スの良品率を低下させることになる。本研究では、ＣＺインゴットを原料とし て製作したＦＺ結晶ウェハを用い、それに半導体プロセスの熱処理や拡散工程 で一般的に使われている窒素雰囲気中の高温長時間拡散を実施した場合の析出 物の発生現象と低減法に関して検討する。また、長時間拡散によりウェハの縦 方向にｐ層を形成しているＲＢ－ＩＧＢＴデバイスに、今回の析出物低減効果 を確認した成果について報告する。 １．６ 本研究の目的 本研究では、ｐ型分離層を持つ高耐圧(６００Ｖ、１２００Ｖ)のＲＢ－ＩＧ ＢＴを製作することを目的として、以下の項目について研究する。 （１）ウェハの縦方向にｐ型分離層を形成するＲＢ－ＩＧＢＴの新たなプロセ ス方法を提案し、そのプロセスにより製作したＲＢ－ＩＧＢＴのデバイス評価、 および３レベル変換回路に適用した時の高効率化の効果を明らかにする。 （２）ｐ型分離層を形成するために必要となる長時間熱処理（拡散）により生 じる析出物の発生現象を抑え、その発生機構を明らかにすると共に低減法を開
- 31 - 発し、安定したＲＢ－ＩＧＢＴの製作を可能にする。 本論文では、シリコンを材料として使用したパワー半導体デバイスを対象と する。本論文の章の校正と各章のつながりを図１．１７に示す。 本論文は４章からなり、その構成は以下の通りである。 第１章は序論であり、本研究の対象であるＲＢ－ＩＧＢＴを含むシリコンパ ワー半導体デバイスに関して、従来技術としてパワーＭＯＳＦＥＴ、ＩＧＢＴ、 ＲＢ－ＩＧＢＴの構造の概要を説明する。また、本研究の目的と各章のつなが りを明確にする。 第２章はＲＢ－ＩＧＢＴに的を絞って特徴および課題を明確にすると共に、 その課題を解決するために製作したデバイスである新構造のＲＢ－ＩＧＢＴに ついて詳細に述べる。併せて、第３章で取り上げる高温長時間熱処理（拡散） を除く新規プロセス技術とデバイス特性について述べる。 第３章は従来のＲＢ－ＩＧＢＴおよび新構造ＲＢ－ＩＧＢＴの両者に必要不 可欠とされる高温長時間熱処理技術に的を絞り、使用するシリコンウェハや熱 処理雰囲気の違いにより生じる結晶欠陥の違いを明らかにし、その発生メカニ ズムを解析する。併せて、その解消方法についても研究を進め、これにより、 ＲＢ－ＩＧＢＴのデバイス製作においても析出物の低減効果は大きいことを述 べる。 最後に、第４章では以上で得られた成果について総括する。
- 32 - 図１．１ ７ 本論文の章の構成と各章のつながり 第１ 章 序論 R B -IG B T 構造、 特徴 課題、 問題点 プロ セ ス 分析 評価 回路 ア プ リ ケ ー シ ョ ン 第２ 章 ア ド バン ス ト T タ イ プ N P C 回路用R B -IG B T の開発 （ １ ） マ ト リ ッ ク ス コ ン バ ー タ と Ｒ Ｂ － ＩＧ Ｂ Ｔ 双方向ｽ ｲ ｯ ﾁ ﾏ ﾄﾘ ｯ ｸ ｽｺ ﾝ ﾊﾞ ｰ ﾀ （ ２ ） Ａ Ｔ －Ｎ Ｐ Ｃ 回路技術 AT -N P C U PS ,PC S （ ３ ） Ｒ Ｂ －Ｉ Ｇ Ｂ Ｔ の概要 p 層分離拡散層保有 [課題] ウ ェ ハ縦方向へのp 層形成 長時間拡散1 0 0 h (４ ） Ｖ 溝型分離層形成方法 V 溝形成 V 溝 ｴ ｯ ﾁ ﾝ ｸ ﾞ (５ ） Ｖ 溝側壁のド ー パン ト の活性化 V 溝側壁活性化 濃度 (６ ） ハイ ブ リ ッ ド 型分離層形成方法 ハイ ブ リ ッ ド 構造 （７ ）1200V R B -I G B T の 電 気 的 特 性 双方向特性 オ ン 電圧 損失 （８ ）A T -N P C 用 モ ジ ュ ー ル 4i n1ﾓ ｼ ﾞｭ ｰ ﾙ 3 ﾚﾍ ﾞﾙ 損失、 効率 第３ 章 高温長時間熱処理 に よ り 生じ る 析出物 （ １ ） 熱処理条件と 評価項目 [問題点] ・ N 2 長時間拡散1 0 0 h 析出物 に よ る 析出物発生（ ｳ ｪ ﾊ の約3 割） ・ C Z 原料に よ る 育成し た F Z ウ ェ ハ 使用に よ る 析出物発生 （ ２ ） 各種析出物分析結果 ﾄﾎ ﾟｸ ﾞﾗ ﾌ T EM F T -IR S IMS 電子線回折 （ ３ ） 析出物の推定メ カ ニ ズ ム [課題] 析出物発生の抑制 A r熱処理 第４ 章 結論
- 33 - 参考文献 [1] 地球環境研究センターニュース，Vol. 24, Vol. 3, 独立行政法人 国立環 境研究所，(2013). [2] “低炭素社会づくりのためのエネルギーの低炭素化に向けた提言（2050 年 再生可能エネルギー等分散型エネルギー普及可能性検証検討）”, 環境省 低 炭素社会構築に向けた再生可能エネルギー普及拡大方策等検討会，(2013). [3] IGBT 図書企画編集委員会編著，関康和編著代表,“世界を動かすパワー半導 体－IGBT がなければ電車も自動車動かない－”, 電気学会, (2008). [4] 五十嵐征輝編著, “パワー・デバイス IGBT 活用の基礎と実際”，ＣＱ出版 社, (2011). [5] 中澤治雄，脇本博樹，荻野正明， “アドバンストＮＰＣ変換器用ＲＢ－Ｉ ＧＢＴ”，富士時報，Vol.84，No.5， p. 304-307, (2011). [6] 魯鴻飛，荻野正明，中澤治雄，“マルチレベル電力変換器用１，７００Ｖ ＲＢ－ＩＧＢＴ”，富士電機技報, Vol.85，No.6， p. 398-402, (2012) [7] 松波弘之編著,“半導体ＳｉＣ技術と応用” ，日刊工業新聞社, (2003). [8] 松波弘之，大谷昇，木本恒暢，中村孝編著,“半導体ＳｉＣ技術と応用 第 ２版” ，日刊工業新聞社, (2011). [9] トランジスタ技術 SPECIAL 編集部，ワイドギャップ半導体の研究 (グリー ン・エレクトロニクス No.9):Ｓｉの限界を打破するＳｉＣ/ＧａＮ半導体パワ ー・デバイスの普及が目前に!, ＣＱ出版社, (2012).
- 34 - [10] 高橋良和，中澤治雄，大西泰彦，“シリコンパワーデバイスの技術動向と 展望”，応用物理，第 82 巻，第 4 号，p. 305-308, (2013). [11] 麻蒔立男著，“超微細加工の基礎－電子デバイスプロセス技術”，日刊工業 新聞社，(2001). [12] 高橋邦明編著者代表，「エナジーデバイス」の信頼性入門”p. 125-134,日 刊工業新聞社,” (2012). [13] “パワー半導体の世界市場に関する調査結果 2013” ，調査結果サマリー， 矢野経済研究所，（2013）. [14] 佐藤淳一著, “図解入門よくわかる最新パワー半導体の基本と仕組み 材 料・プロセス編“, (2012). [15] “パワーデバイス・ＬＥＤ／ＥＬ各社の最新動向 エコデバイス革命 2012”, 産業タイムズ社, (2012).
[16] T. Fujihira, “Theory of Semiconductor Superjunction Devices”, Jpn.
J. Apple, Phys. Vol. 36, p. 6254-6262, (1997).
[17] G. Deboy, M. Marz, J. P. Stengl, H. Strack, J. Tihanyi, and H. Weber,
“A new generation of high voltage MOSFET’s breaks the limit line of
silicon”, IEDM’98. Technical Digest, p.683-685, (1998).
[18] B.Jayant Baliga, “Power Semiconductor Devices”, (1995).
[19] 由宇義珍著, “はじめてのパワーデバイス”, 工業調査会, (2009).
- 35 - [21] 岩室憲幸, “ワイドバンドギャップ半導体と次世代パワーデバイス”, 2013 年 8 月 24 日 TIA サマースクール講義資料, (2013). [22] “シリコンウェーハの製造プロセス”， http://www.sas-globalwafers.co.jp/jpn/products/wafer/process.html， (2013). [23] “シリコン単結晶引き上げ用半透明石英ガラスるつぼ ＳＱＣシリーズ”， http://www.sqp.co.jp/seihin/guide/1/，(2001). [24] 阿部孝夫著，シリコン 結晶成長とウェーハ加工，アドバンストエレクト ロニクスシリーズⅠ-５，p. 54, 培風館，(1994). [25] 山本秀和著，パワーデバイス，“パワーデバイス用シリコンウェーハ”，p. 113-128, (2012) [26] “各種シリコン単結晶の製造方法”， http://www.sas-globalwafers.co.jp/jpn/products/wafer/crystal.html, (2013)
[27] H. Habuka，“Transport and Surface Phenomena for Silicon Epitaxial
- 36 - 第２章 アドバンストＴタイプＮＰＣ回路用ＲＢ－ＩＧＢＴの開発 ２．１ はじめに ＣＯ２排出量の低減に対するさまざまな取り組みが世界規模で行われている。 パワーエレクトロニクスの分野においても、電力変換システムにおける電力損 失の低減や電力変換効率の向上が求められ、多くの研究が行われている。その 適用分野は、モータや電気鉄道、ＦＡ（Factory Automation）システムといっ た消費型のアプリケーションだけでなく、ＵＰＳ（Uninterruptible Power
Supply;無停電電源装置）や太陽光発電用ＰＣＳ（Power Conditioning System）、
風力発電および燃料電池のような発電・送電・電力供給の分野にまで広がって いる。 これらの研究の中で、電力変換効率を高める最も効果的な方法の一つとして、 マルチレベルインバータがあり、いくつかのＮＰＣ（Neutral-Point-Clamped） インバータが提案[1]されている。近年、ダイオードによる中性点クランプを持 つ代表的なＮＰＣ３レベルインバータがＡＣドライブ用インバータやＵＰＳな どに使われ始め、スイッチングロスの低減やフィルタサイズの小型化に効果を 上げている[2]。しかし、このＮＰＣインバータは使用する半導体素子が多く、 制御が複雑であるなどの課題がある。 これらの課題を解決するために、ＲＢ－ＩＧＢＴ（Reverse-Blocking IGBT） [3-5]を中間点クランプに使用し、双方向スイッチとして活用する、アドバンス トＴタイプＮＰＣ（AT-NPC）インバータ[6,7]を提案した。ＲＢ－ＩＧＢＴは、
- 37 - マトリックスコンバータを実現するために開発された素子であり、逆耐圧を持 つＲＢ－ＩＧＢＴを逆並列に接続することにより低損失の双方向スイッチを構 成することができる。 本章では、マトリックスコンバータ、ＡＴ－ＮＰＣ回路技術、１２００ＶＲ Ｂ－ＩＧＢＴのプロセスと電気特性、および、第６世代の１７００Ｖ－ＩＧＢ
ＴとＦＷＤ（Free Wheeling Diode）、そして１２００ＶＲＢ－ＩＧＢＴを組み
合せたＡＴ－ＮＰＣ用３レベルモジュールについて報告する。
２．２ マトリックスコンバータとＲＢ－ＩＧＢＴ
図２．１は、交流から交流への変換方式を示す。（ａ）は従来から一般的に用
いられているＰＷＭ（Pulse Width Modulation：パルス幅変調）方式で、（ｂ）
はマトリックスコンバータ方式[8]である。（ａ）のＰＷＭ方式は、電源からの 交流を一度直流に変換して（コンバータ）、その後、再び直流を交流に変換する （インバータ）方式である。コンバータ部とインバータ部の間には，電解コン デンサを入れて電圧を平滑化する。その直流を，インバータ部でスイッチング デバイスを高速でオン／オフして，任意の幅と任意の周期のパルスとすること で，必要な周波数の交流に再び変換している。コンバータ部とインバータ部を
合わせると、１２個のＩＧＢＴ素子と，１２個のＦＷＤ（Free Wheeling Diode）
素子が必要である。これに対して、（ｂ）のマトリックスコンバータ方式は、交
- 38 - マトリックスコンバータ方式は、電界コンデンサを必要とせずに、システム の小型化が可能である。一方で、一時的に電荷を蓄積できるコンデンサがない ため、瞬時停電に弱いことが欠点である。双方向スイッチを高速でオン／オフ して，任意の幅の双方向パルスとすることで、必要な周波数の交流に直接変換 する。９個の双方向スイッチで、マトリックスコンバータが構成できる。双方 向スイッチには、主端子両端の電位を入れ替えても耐圧を保持することが必要 とされる。図２．２に示すように、通常のＩＧＢＴでは順方向耐圧(エミッタ基 準でコレクタに正電圧)しか保持しないため、逆方向耐圧(エミッタ基準でコレ 図２．１ 交流から交流への変換方式
従来
直接変換
高効率 低ｺｽﾄ 小型化 双方向スイッチ ｺﾝﾊﾞｰﾀ ｺﾝﾃﾞﾝｻ ｲﾝﾊﾞｰﾀ (ﾏﾄﾘｯｸｽｺﾝﾊﾞｰﾀ) (a) 従来方式（ＰＷＭ方式） (b) ﾏﾄｯｸｽｺﾝﾊﾞｰﾀ方式- 39 - クタに負電圧)を実現するためにはダイオードを直列に接続する必要があり、そ のために導通損失が多くなる欠点がある。1 つの素子で順方向と逆方向の双方の 耐圧を有するＩＧＢＴが、ＲＢ－ＩＧＢＴである。ＲＢ－ＩＧＢＴの基本動作 に関しては、１．３．３項で述べ、双方向スイッチに関しては２．４項のＲＢ －ＩＧＢＴの概要のところで述べる。 ２．３ ＡＴ－ＮＰＣ回路技術 ３レベルインバータに代表されるマルチレベルタイプのインバータは、２レ ベルインバータに対して多くのメリットを持つ。図２．３に２レベル、３レベ ルインバータの比較を示す[9]。２レベルインバータでは、変換器の出力部の電 Matrix Converter ・AC-AC直接変換 ・電解コンデンサレス 双方向スイッチ 素子数削減 オン電圧削減 2 IGBTs + 2 Diodes only 2 RB-IGBTs IGBT Diode RB-IGBT 図２．２ 双方向スイッチの構成方法
- 40 - 圧波形がゼロを中心とした±ＥｄのＰＷＭ(パルス幅変調)パルスとなる。部品 点数が少なく、回路構成が単純であることがメリットであるが、０と±Ｅｄで ＰＷＭ動作させるため、高調波成分が大きく、電磁ノイズが大きいという問題 がある。３レベルインバータでは、変換器の出力部の電圧波形がゼロを中心と した±１／２Ｅｄと±ＥｄとのＰＷＭパルスになる。３レベルインバータの出 力波形がより正弦波に近くなることから、出力波形を正弦波化するためのＬＣ フィルタを小型化することができるため、フィルタ損失を低減することができ る。また、１回のスイッチ動作当たりの電圧変動幅が２レベルインバータの半 分(１／２Ｅｄ)となるため、スイッチ素子に発生するスイッチング損失が半減 し、装置から発生するノイズも低減する。これらの特徴を持つ３レベルインバ ータは、システムの小型化や高効率化に有効である。３レベルインバータの中 で、図に示す直流電源の中間電位点（Ｍ）に結線されている方式がＮＰＣ方式 である。これはスイッチング素子に印加される電圧が、常に直流電圧Ｅｄの半 分の電圧にクランプされることに由来する[1]。 しかし、従来のＮＰＣ方式では、回路に必要な素子数が大きい、電流が必ず ２個の素子を流れるので導通損失が大きい、回路構成が複雑等の課題があった。 ＮＰＣ方式に対して、ＡＴ（Advanced T-type）－ＮＰＣ方式は、直列に接続 されたＩＧＢＴがＮＰＣ方式で使用するＩＧＢＴの２倍の定格電圧であるこ と、直流電源の中間変位点（Ｍ）と直列に接続したＩＧＢＴの中間点（Ｕ）と の間に双方向スイッチを適用していることに特徴がある。この双方向スイッチ
- 41 - には、電圧の極性を左右逆にしても電圧阻止状態を保持する、すなわち、順バ イアスと逆バイアス双方の耐圧を有することが必要である。しかし、双方向ス イッチとして、ＩＧＢＴとダイオードを一つにしてＲＢ－ＩＧＢＴを用いるこ とにより回路を簡素化できる。電流の流れる素子数が 1 個になるため、ＮＰＣ 方式よりもさらに低損失化が実現でき、高効率化が可能である。また、インバ ータを構成するときに必要となるゲート駆動回路の電源数も低減できるメリッ トもある。 図２．３ インバータの回路方式と電圧波形比較 3 3 変換器 2レベルインバータ 3レベルインバータ NPC方式 ＡＴ－ＮＰＣ方式 ＬＣ フィルタ ＬＣ フィルタ 変換器 Ed ＬＣ フィルタ 変換器 Ed Ed RB-IGBT 変換器 Ed フィルタ出力 変換器出力 フィルタ出力 変換器出力 1/2Ed 1/2Ed 出力線間電圧波形 出力線間電圧波形 メリット デメリット ・部品点数が少 ・高調波成分が大、装置大型化 ・電磁放射ノイズ大 メリット デメリット ・高調波成分が小、装置が小型化 ・電磁放射ノイズ小 ・部品点数が増 ・電流が通過する素子数が増 →導通損失が大 ・部品点数が少 ・電流が通過する素子数が減、 →導通損失を低減 メリット デメリット ・双方向スイッチが必要 1/2Ed 1/2Ed 1/2Ed 1/2Ed M点 U点 M点
- 42 - ２．４．ＲＢ－ＩＧＢＴの概要 双方向スイッチの形成手段として、最も典型的には、図２．４に示す２つの 方法がある。（ａ）は従来型の２つの通常型ＩＧＢＴと、２つのダイオードで構 成する方法で、（ｂ）はＲＢ－ＩＧＢＴで構成する方法である。（ａ）の方法の 場合、通常のＩＧＢＴは、逆バイアスを印加された際に電圧を支えるｐｎ接合 がダイシング面に接している。ダイシング面とは、ウェハプロセス完了後にチ ップ状態に切り出すためにブレード刃で切断した面を指す。このダイシング面 は、機械的に切断した面であるため、逆バイアスを印加してダイシング面に電 圧が印加された場合、大量のキャリアが発生して耐圧が確保できない。そのた め、ダイオードを直列に接続する必要があり、オン電圧の増加を伴う結果とな る。一方で、図２．４（ｂ）に示されるように、ＲＢ－ＩＧＢＴを用いて双方 向スイッチを形成する場合は、ダイオードが不要となり、劇的なオン電圧削減、 トータル素子数の削減が実現できる。 図２．４ 双方向スイッチの構成 IGBT Diode
(a)IGBTとDiode
RB-IGBT(b)RB-IGBT
- 43 - 図２．５は、ＲＢ－ＩＧＢＴの断面構造図を示す。（ａ）はｐ＋ 分離層の形成 を全て拡散により行う全拡散方式、（ｂ）はｐ＋分離層の形成をウェハの裏面よ りエッチングにより形成するＶ溝方式、（ｃ）はｐ＋分離層の形成を拡散とエッ チングの両方により形成するハイブリッド方式である。 ＲＢ－ＩＧＢＴは、図２．５（ａ）に示すように、ダイシング領域において ダイシング面を覆う深いｐ＋分離層を形成することによって、逆バイアス印加時 に空乏層がダイシング面に達するのを阻止する。これによって、逆方向耐圧を 確保している。表面からの長時間拡散によりｐ＋分離層と裏面のｐ＋コレクタ層 と接続される。６００ＶクラスのＲＢ－ＩＧＢＴの場合には、ｐ＋分離層の深さ は１２０μｍ程度であり、この分離層形成方式は有効である[3,10]。しかし、 この熱拡散法による分離層形成方法は、高温で非常に長時間の熱拡散処理が必 要である。また、ＲＢ－ＩＧＢＴを高耐圧化しようとした場合、深い分離拡散 層形成は、分離拡散層の横方向拡散による横幅増大によるチップサイズの増大 も顕著になってくる。上記理由により、現状では１２００Ｖまでの耐圧クラス が、製造コストおよび製造能力からの限界であった。 そこで、図２．５（ｂ）に示すように表面側からの長時間拡散を利用せずに、 裏面側からシリコン基板表面までＶ溝を形成しイオン注入とレーザーアニール による活性化によってのみｐ＋分離層を形成するＶ溝方式 [11,12]と、図２．５ （ｃ）に示す長時間拡散とＶ溝方式を組み合せたハイブリッド方式[13]を考案 した。ここでのＶ溝形成プロセスは、マイクロマシニング技術やＭＥＭＳ（Micro
- 44 -
Electro Mechanical Systems）デバイスを製作するための３次元構造を形成す
る方法[14-17]を活用している。 図２．５ ＲＢ－ＩＧＢＴの断面構造図
(a) 全拡散構造
ダイシング領域
活性領域
n
-p+ コレクタ
p+分離層
p+
(b) V溝構造
活性領域
n
-p+ コレクタ
p+分離層
p+
表
裏
表
裏
(c) ハイブリッド構造
活性領域
n
-p+ コレクタ
p+分離層
p+
表
裏
- 45 - ２．５ Ｖ溝型分離層形成方法 図２．５（ｂ）にＶ溝型分離層形成によるＲＢ－ＩＧＢＴの断面構造を示す。 ｐ＋分離層は、裏面よりテーパーの付いたトレンチ（Ｖ溝）を形成し、この溝の 側壁にボロンイオン注入とレーザーアニールによる活性化によって形成する。 ＩＧＢＴの表面構造の形成時にアルミの電極膜（融点：６６０℃）が形成され ているので、裏面工程を行う時には十分な活性化に必要な温度（約９００℃以 上）をかけられないために、裏面のＶ溝形成時の活性化にレーザーアニールを 用いている。 テーパーの付いたトレンチ（Ｖ溝）形成は、アルカリ溶液による湿式異方性 エッチング[11]によって裏面側から形成する。シリコン（１００）面に形成し たＶ溝の例を図２．６に示す。シリコン酸化膜やシリコン窒化膜などの耐アル カリ材によるエッチングマスクが＜１１０＞結晶方位に沿って平行か、もしく は垂直に開口されて、水酸化カリウム溶液やＴＭＡＨ（tetramethyl ammonium hydroxide）溶液を使い、シリコンウェハの結晶面に対するエッチング速度の違 いを利用して異方性エッチングを行った場合、例えば、（１００）結晶面のシリ コンウェハを用いた時には、結晶面とウェハ表面が交わるラインに沿って形成 された四角形開口パターンに対してエッチングを施すと、形成されるＶ溝の側 壁はウェハ表面に対して５４．７°の傾斜角度を持つ{１１１}結晶面が現れる。 この面は、高精度のエッチング面である。
- 46 - 図２．７にＶ溝方式のウェハプロセスフローを示す。プロセスの表面構造の 形成は、通常のプレーナー型のＩＧＢＴプロセスと同一であるが、裏面プロセ スが異なる。最初にＩＧＢＴの表面構造（ゲート・エミッタ構造）の形成後、 機械研磨によりウェハ裏面は約２００μｍまで薄化される（図２．７（ａ））。 次に、プラズマ-ＣＶＤによりエッチングマスクとしてのＳｉＯ２膜が形成され、 このＳｉＯ２膜に裏面フォト技術によって表面のパターン位置に整合をとって マスクが開口される（図２．７（ｂ）)。図中には示されていないが、Ｖ溝形成 によってチップが切り離されるので、予め表面には、支持ガラス基板を貼り合 せてから、アルカリ溶液による湿式異方性エッチング（Ｖ溝形成）を行う（図 ２．７（ｃ）)。このＶ溝は、ウェハ裏面から表面まで貫通し、チップを電気的 だけではなく物理的にも分離する。Ｖ溝の側壁は、最終的にそのままチップ側 面となる。この方法によれば、ブレード刃を用いて機械的に切り離す方法（ブ レードダイシング）を必要としない。ブレードダイシングを用いた際には、ブ 図２．６ アルカリ異方性エッチングにより形成したＶ溝構造 (100) V 溝 {111} 54.7° (100)
- 47 - レード幅とそのマージン分（通常は５０～１５０μｍ）が損失となっていたが、 このＶ溝形成方法を用いることによりチップ間隔が短縮され、チップ取れ数が 増加する効果がある。 Ｖ溝形成後、マスクＳｉＯ２膜が全面除去され（図２．７（ｄ））、１回の全面 ボロンイオン注入(図２．７（ｅ）)と、1 回の全面レーザーアニール処理（図２． ７（ｆ）)により、ｐ＋コレクタ層と、ｐ＋分離層が一括して形成される。レーザ ーアニールは局所的・短時間の加熱処理であり、表面側のアルミ電極に熱的ダ メージを与えないことが利点である。また、熱拡散処理法と比較すると熱履歴 を著しく軽減できることも利点である。ｐ＋拡散層形成後に、Ｖ溝を埋め戻す必 要はなく、そのままコレクタ電極金属膜の成膜処理により、ＲＢ－ＩＧＢＴの ウェハプロセスが終了する。Ｖ溝の側壁にも形成される金属膜は、電気的な影 響を与えないだけでなく、側壁のｐ＋分離拡散層の機械的な保護膜として機能す るため有用である。
- 48 - ２．６ Ｖ溝側壁のドーパントの活性化 次に、この製造プロセスの中で特徴的なトレンチ側壁のドーパント活性化に ついて述べる。 通常のドライエッチングで形成される垂直もしくは垂直に近い深いトレンチ の側壁に、イオン注入にてドーパントを導入する際には、実効的にイオンビー (a) Thinned Si wafer with
gate/ emitter structure (d) Mask removal
(c) Anisotropic wet etching from the backside
(e) Boron ion implantation
(f) Laser annealing Si
(b) Mask CVD film deposition and mask opening on the backside
gate/emitter structure RB-IGBT chip Front side backside etching mask p+ layer (a) Thinned Si wafer with
gate/ emitter structure (d) Mask removal
(c) Anisotropic wet etching from the backside
(e) Boron ion implantation
(f) Laser annealing Si
(b) Mask CVD film deposition and mask opening on the backside
gate/emitter structure RB-IGBT chip Front side backside etching mask p+ layer 図２．７ Ｖ溝型ＲＢ－ＩＧＢＴの製造プロセスフロー[11] ＋
