• 検索結果がありません。

AD8335: ローノイズ、ローコストのクワッド可変ゲイン・アンプ

N/A
N/A
Protected

Academic year: 2021

シェア "AD8335: ローノイズ、ローコストのクワッド可変ゲイン・アンプ"

Copied!
24
0
0

読み込み中.... (全文を見る)

全文

(1)

クワッド可変ゲイン・アンプ

特長

ローノイズ・プリアンプ(PrA) 電圧ノイズ=1.3nV/ (typ) 電流ノイズ=2.4pA/ (typ) NF=7dB(RS=RIN=50 シングルエンド入力:VIN(max)=625mV p-p アクティブ入力マッチ 入力S/N比=92dB(ノイズ帯域幅=20MHz) VGA 差動出力 VOUT(max)=5V p-p、RL=500差動 ゲイン・レンジ(8dBの出力ゲイン・ステップ) −10∼+38dB(LOゲイン・モード) −2∼+46dB(HIゲイン・モード) 正確なデシベル・リニア・ゲイン制御 PrA+VGAの性能 70MHzの−3dB帯域幅 優れた過負荷性能 電源:5V 消費電力 95mW/チャンネル(合計380mW) 65mW/チャンネル(PrAオフ、合計260mW) パワーダウン

アプリケーション

医療用画像処理(超音波、ガンマ・カメラ) 音波探知機 テストおよび測定 精密で安定したワイドバンド・ゲイン制御 Hz Hz

AD8335

REV. 0 本   社/ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03(5402)8200

アナログ・デバイセズ株式会社

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。仕様は予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に 属します。 ※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 © 2004 Analog Devices, Inc. All rights reserved.

機能ブロック図

図1 63 PIP1 64 PMD1 1 PMD2 2 PIP2 4 PON2 5 POP2 6 VIP2 7 VIN2 10 VIN3 11 VIP3 12 POP3 13 PON3 15 PIP3 16 PMD3 17 PMD4 18 PIP4 61 PON 1 60 POP1 59 VIP1 58 VIN 1 53 VC M 2 55 VC M 1 52 EN 12 51 SP12 49 HL1 2 47VOH1 46VOL1 56VGN1 50SL12 54VGN2 43VOL2 42VOH2 39VOH3 38VOL3 27VGN3 31SL34 25VGN4 35VOL4 34VOH4 20 PON 4 21 POP4 22 VIP4 23 VIN 4 28 VC M 3 26 VC M 4 29 EN 34 30 SP34 32 HL34 18dB 18dB 18dB 18dB VMD1 VMD2 VMD3 VMD4 インターポレータ インターポレータ インターポレータ インターポレータ 20∼ 28dB 20∼ 28dB 20∼ 28dB 20∼ 28dB 減衰器 –48∼0dB ゲイン・ インターフェース ゲイン・ インターフェース ゲイン・ インターフェース ゲイン・ インターフェース AD8335 04976-001 減衰器 –48∼0dB 減衰器 –48∼0dB 減衰器 –48∼0dB

概要

AD8335は、コスト条件と電源条件の厳しいアプリケーション 向けに開発された、ローノイズ・プリアンプ付きクワッド可変 ゲイン・アンプ(VGA)です。各チャンネルは、48dBのゲイ ン・レンジ、完全差動信号経路、入力プリアンプのアクティ ブ・マッチング、ユーザ選択可能な46dBと38dBの最大ゲイン を備えています。チャンネルごとにゲイン制御を行います。 プ リ ア ン プ (P r A) は シ ン グ ル エ ン ド 入 力 、 ゲ イ ン8倍 (18.06dB)を備えた差動出力となっており、入力電圧範囲は最 大625mV p-pです。PrAノイズは1.2nV/ であり、PrAと VGAの合計入力換算電圧ノイズは、最大ゲインで1.3nV/ で す。 ノイズ帯域幅(NBW)を、40MHzのADCに対するナイキスト 周波数である20MHzとすると、入力のS/N比は92dBです。 HILOピンにより、1V p-pまたは2V p-pのフルスケール(FS) 入力を持つ10/12ビットADCの出力S/N比を最適化します。 チャンネル1と2はEN12ピン、チャンネル3と4はEN34ピンを通 じてイネーブルになります。VGA専用のアプリケーションでは、 PrAをパワーダウンすれば、消費電力を大幅に低減できます。 AD8335は、64ピンのリード・フレーム・チップ・スケール (9mm×9mm)パッケージを採用し、−40∼+85℃の工業用温 度範囲で仕様規定されています。 Hz Hz

(2)

仕様 . . . 3 絶対最大定格 . . . 5 ESDに関する注意 . . . 5 ピン配置と機能の説明 . . . 6 代表的な性能特性 . . . 7 テスト回路 . . . 15 動作原理 . . . 16 イネーブルの概要. . . 16 プリアンプ. . . 17 ノイズ. . . 17 VGA . . . 18 システム・ダイナミック・レンジの最適化. . . 18 減衰器. . . 18 ゲイン制御. . . 19

改訂履歴

2004年9月−リビジョン0:初版 出力段. . . 19 VGAノイズ . . . 19 アプリケーション . . . 20 超音波. . . 20 基本的な接続. . . 21 プリアンプの接続. . . 21 入力オーバードライブ. . . 23 入力過負荷保護. . . 23 ロジック入力. . . 23 コモン・モード・ピン. . . 23 ADCの駆動 . . . 23 外形寸法 . . . 24 オーダー・ガイド. . . 24

目次

(3)

仕様

特に指定のない限り、VS=5V、TA=25℃、RL=500Ω、f=5MHz、CL=10pF、LOゲイン・レンジ(−10∼+38dB)、RFB=249Ω

(PrA RIN=50Ω)、信号電圧は差動、各チャンネル、dBm(50Ω)で仕様規定。

表1

パラメータ 条件 Min Typ Max 単位

PrAの特性 ゲイン シングルエンド入力から差動出力 18 dB シングルエンド入力からシングルエンド出力 12 dB 入力電圧範囲 PrA出力は5V p-p差動に制限 625 mV p-p 入力抵抗 RFB=249Ω 50 Ω RFB=374Ω 75 Ω RFB=499Ω 100 Ω RFB=∞、PIPxへの低周波値 14.7 kΩ 入力容量 PIPx(ピン2、15、18、63) 1.5 pF −3dB小信号帯域幅 RFB=249Ω時 110 MHz 入力電圧ノイズ RS=0Ω、RFB=∞ 1.15 nV/ 入力電流ノイズ 2.4 pA/ ノイズ指数 アクティブ終端マッチ RS=RIN=50Ω、RFB=249Ω 7 dB 終端なし RS=50Ω、RFB=∞ 4.4 dB PrA+VGAの特性 −3dB小信号帯域幅 終端なし:RS=50Ω、RFB=∞ 70 MHz マッチ:RS=RIN=50Ω 85 MHz スルーレート LOゲイン、VGN=3V、VOUT=2V p-p 250 V/µs HIゲイン、VGN=3V、VOUT=2V p-p 350 V/µs 入力電圧ノイズ ピンVGNx=3V、RS=0Ω、RFB=∞ 1.3 nV/ ノイズ指数 ピンVGNx=3V、f=1∼10MHz アクティブ終端マッチ RS=RIN=50Ω 7 dB RS=RIN=100Ω 4.5 dB 終端なし RS=50Ω、RFB=∞ 5.0 dB RS=500Ω、RFB=∞ 1.3 dB 出力換算ノイズ LOゲイン、VGN<2V 33 nV/ HIゲイン、VGN<2V 80 nV/ ピーク出力電圧 差動、RL≧500Ω 5 V p-p 出力抵抗 f<1MHz、ピンVOHx、VOLx 1.2 Ω コモン・モード・レベル PrAとVGAの電源電圧の1/2に設定 VS/2 V 出力オフセット電圧 差動(VOHx−VOLx)フルゲイン・レンジ −25 5 35 mV コモン・モード(VOHx−VCMx、VOLx−VCMx) −20 0 20 mV 高調波歪み VOUT=1V p-p、LOゲイン、VGN=2V HD2 f=1MHz −69 dBc HD3 f=1MHz −57 dBc HD2 f=10MHz −57 dBc HD3 f=10MHz −55 dBc 高調波歪み VOUT=1V p-p、HIゲイン、VGN=2V HD2 f=1MHz −58 dBc HD3 f=1MHz −70 dBc HD2 f=10MHz −55 dBc HD3 f=10MHz −55 dBc 出力1dB圧縮(OP1dB) VGN=3V 18 dBm VGN=3V 8 dBVpk Hz Hz Hz Hz Hz

(4)

パラメータ 条件 Min Typ Max 単位

ツートーンIMD3歪み VOUT=1Vp-p、VGN=3V

f1=1MHz、f2=1.05MHz −69 dBc

f1=10MHz、f2=10.05MHz −65 dBc

出力IP3(OIP3) VOUT=1Vp-p、VGN=3V

f=1MHz 33 dBm f=10MHz 31 dBm チャンネル間クロストーク VOUT=1Vp-p、f=1∼10MHz −80 dBc 過負荷回復 PraまたはVGA 10 ns 群遅延変動 フルゲイン・レンジ、f=1∼10MHz 3.0 ns ゲイン制御インターフェース ピンVGNx 通常の動作範囲 0 3 V 最大範囲 ゲイン・フォールドオーバーなし 0 VS V ゲイン・レンジ LOゲイン・モード(ピンHLxx=0V) −10∼+38 dB HIゲイン・モード(ピンHLxx=VS) −2∼+46 dB スケール係数 公称(ピンSL12とSL34=2.5V) 19.0 20.0 21.0 dB/V バイアス電流 −0.3 µA 応答帯域幅 5 MHz 応答時間 48dBのゲイン変化 350 ns ゲイン精度 ピンVGNx 絶対ゲイン誤差 0≦VGN≦0.4V 1.25 7.5 dB 0.4≦VGN≦2.6V、1σ −1.25 ±0.2 +1.25 dB 2.6≦VGN≦3V −7.5 −1.25 dB 全温度における誤差 0.4≦VGN≦2.6V、−40℃<TA<+85℃ ±0.75 dB インターセプト LOゲイン・モード、PrAは50Ωにマッチ −16.1 dB HIゲイン・モード、PrAは50Ωにマッチ −8.1 dB チャンネル間マッチング 0.4≦VGN≦2.6V 0.15 dB ロジック・レベル ピンHLxx、SPxx、ENxx (HILO、シャットダウン・プリアンプ、 イネーブル・インターフェース) ロジック・レベル・ハイ 2.75 5 V ロジック・レベル・ロー 0 1 V バイアス電流(HILO、イネーブル) ロジック・ハイ 80 µA ロジック・ロー −12 µA 入力抵抗(HILO、イネーブル) 50 kΩ バイアス電流(シャットダウン・プリアンプ) ロジック・ハイ 20 µA ロジック・ロー 0 µA 入力抵抗(シャットダウン・プリアンプ) 500 kΩ HILO応答時間 0.6 µs イネーブル応答時間 100 µs 電源 ピンVPPx、VPVx 電源電圧 4.5 5 5.5 V 静止電流 チャンネル当たり(PrAとVGAをイネーブル) 19 mA 温度変化 −40℃<TA<+85℃ 16 22.8 mA 静止電力 チャンネル当たり(PrAとVGAをイネーブル) 95 mW 静止電流 チャンネル当たり(PrAディスエーブル、 13 mA VGAイネーブル) 静止電力 チャンネル当たり(PrAディスエーブル、 65 mW VGAイネーブル) 静止電流 全チャンネルがイネーブル 76 mA ディスエーブル電流 全チャンネルがディスエーブル 0.8 mA PSRR VGN=0V、すべてのバイパス・コンデンサ −60 dB を除去、1MHz

(5)

絶対最大定格

表2 パラメータ 定格 電圧 電源VS 6V プリアンプ入力 VS VGA入力 VS イネーブル、シャットダウン・プリアンプ、 VS HILOインターフェース ゲイン VS 消費電力(4層JEDECボード(2S2P)) 2.46W

θ

JA 26.4℃/W

θ

JC 6.8℃/W 動作温度範囲 −40∼+85℃ 保存温度範囲 −65∼+150℃ リード・ピン温度範囲(ハンダ処理60秒) 300℃ 左記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作セクションに記 載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの 信頼性に影響を与えることがあります。

注意

ESD(静電放電)の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静 電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自の ESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復 不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、 ESDに対する適切な予防措置を講じることをお勧めします。

(6)

ピン配置と機能の説明

図2. LFCSPのピン配置 ピン1 識別マーク 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 PMD 4 PIP4 VPP4 PON 4

POP4 VIP4 VIN

4 COM 4 VGN 4 VC M4 VGN 3 VC M3 EN 34 SP3 4 SL3 4 HL34 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 PMD 1 PIP1 VPP1 PON 1

POP1 VIP1 VIN

1 COM 1 VGN 1 VC M1 VGN 2 VC M2 EN 12 SP1 2 SL1 2 HL12 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 PMD2 PIP2 VPP2 PON2 POP2 VIP2 VIN2 COM2 COM3 VIN3 VIP3 POP3 PON3 VPP3 PIP3 PMD3 GND1 VOH1 VOL1 VPV1 VPV2 VOL2 VOH2 GND2 GND3 VOH3 VOL3 VPV3 VPV4 VOL4 VOH4 GND4 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 AD8335 04976-058 上面図 (実寸ではありません) 表3. ピン機能の説明 ピン番号 記号 機能 1 PMD2 プリアンプ入力コモン―Ch2 2 PIP2 プリアンプ入力―Ch2 3 VPP2 正側電源プリアンプ―Ch2 4 PON2 負プリアンプ出力―Ch2 5 POP2 正プリアンプ出力―Ch2 6 VIP2 正VGA入力―Ch2 7 VIN2 負VGA入力―Ch2 8 COM2 グラウンド・プリアンプ―Ch2 9 COM3 グラウンド・プリアンプ―Ch3 10 VIN3 負VGA入力―Ch3 11 VIP3 正VGA入力―Ch3 12 POP3 正プリアンプ出力―Ch3 13 PON3 負プリアンプ出力―Ch3 14 VPP3 正側電源プリアンプ―Ch3 15 PIP3 プリアンプ入力―Ch3 16 PMD3 プリアンプ入力コモン―Ch3 17 PMD4 プリアンプ入力コモン―Ch4 18 PIP4 プリアンプ入力―Ch4 19 VPP4 正側電源プリアンプ―Ch4 20 PON4 負プリアンプ出力―Ch4 21 POP4 正プリアンプ出力―Ch4 22 VIP4 正VGA入力―Ch4 23 VIN4 負VGA入力―Ch4 24 COM4 グラウンド・プリアンプ―Ch4 25 VGN4 ゲイン制御―Ch4 26 VCM4 コモン・モード・デカップリング・ピン ―Ch4 27 VGN3 ゲイン制御―Ch3 28 VCM3 コモン・モード・デカップリング・ピン ―Ch3 29 EN34 イネーブル―Ch3とCh4 30 SP34 シャットダウン―プリアンプ3とプリ アンプ4 31 SL34 スロープ・デカップリング・ピン― Ch3とCh4 32 HL34 HILOピン―Ch3とCh4 ピン番号 記号 機能 33 GND4 グラウンドVGA―Ch4 34 VOH4 正VGA出力―Ch4 35 VOL4 負VGA出力―Ch4 36 VPV4 正側電源VGA―Ch4 37 VPV3 正側電源VGA―Ch3 38 VOL3 負VGA出力―Ch3 39 VOH3 正VGA出力―Ch3 40 GND3 グラウンドVGA―Ch3 41 GND2 グラウンドVGA―Ch2 42 VOH2 正VGA出力―Ch2 43 VOL2 負VGA出力―Ch2 44 VPV2 正側電源VGA―Ch2 45 VPV1 正側電源VGA―Ch1 46 VOL1 負VGA出力―Ch1 47 VOH1 正VGA出力―Ch1 48 GND1 グラウンドVGA―Ch1 49 HL12 HILOピン―Ch1とCh2 50 SL12 スロープ・デカップリング・ピン― Ch1とCh2 51 SP12 シャットダウン―プリアンプ1とプリ アンプ2 52 EN12 イネーブル―Ch1とCh2 53 VCM2 コモン・モード・デカップリング・ピン ―Ch2 54 VGN2 ゲイン制御―Ch2 55 VCM1 コモン・モード・デカップリング・ピン ―Ch1 56 VGN1 ゲイン制御―Ch1 57 COM1 グラウンド・プリアンプ―Ch1 58 VIN1 負VGA入力―Ch1 59 VIP1 正VGA入力―Ch1 60 POP1 正プリアンプ出力―Ch1 61 PON1 負プリアンプ出力―Ch1 62 VPP1 正側電源プリアンプ―Ch1 63 PIP1 プリアンプ入力―Ch1 64 PMD1 プリアンプ入力コモン―Ch1

(7)

–20 –10 0 10 20 30 40 50 1.0 1.5 0 0.5 2.0 2.5 3.0 04976-002 LO ゲイン HI ゲイン +85°C +25°C –40°C ゲイ (d B) VGAIN(V) 0 2 4 6 8 10 12 14 16 18 20 –0.6 –0.5 –0.4 –0.3 –0.2–0.1 0 0.1 0.2 0.3 0.4 0.5 0.6 04976-005 420チャンネル (105個) VGAIN = 1.5V 個数 ゲイン誤差(dB) 図3. 3つの温度でのVGAIN対 ゲイン (図49を参照) 図6. ゲイン誤差のヒストグラム –2.0 –1.5 –1.0 –0.5 0 0.5 1.0 1.5 2.0 1.0 1.5 0 0.5 2.0 2.5 3.0 04976-003 +85℃、LOゲイン ゲイ (d B) VGAIN(V) +85℃、HIゲイン +25℃、LOゲイン40℃、LOゲイン40℃、HIゲイン +25℃、HIゲイン 04976-006 1.0 0.9 0.8 0.7 0.6 0.5 0.4 0.3 0.2 0.1 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 1.0 0.9 0.8 0.7 0.6 0.5 0.4 0.3 0.2 0.1 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 0 5 10 15 20 25 0 5 10 15 20 25 VGAIN = 1.0V VGAIN = 2.0V CH1∼CH2 個数 チャンネル間ゲイン・マッチ(dB) 420チャンネル (105個) CH1∼CH4 CH1∼CH3 図4. 3つの温度でのVGAIN対 ゲイン誤差 (図49を参照) 図7. ゲイン・マッチのヒストグラム (VGAIN=1Vおよび2V) –6.0 –4.0 –2.0 0 2.0 4.0 6.0 1.0 1.5 0 0.5 2.0 2.5 3.0 04976-004 1MHz 5MHz 10MHz 20MHz ゲイ (d B) VGAIN(V) 0 5 10 15 20 25 30 35 40 45 04976-007 20.4 19.9 20.0 20.1 20.2 20.3 420チャンネル (105個) 0.5V < VGAIN< 2.5V 合計 ゲイン・スケーリング係数 図5. さまざまな周波数でのVGAIN対 ゲイン誤差 (図49を参照) 図8. ゲイン・スケーリング係数のヒストグラム (0.5V<VGAIN<2.5V)

代表的な性能特性

特に指定のない限り、VS=5V、TA=25℃、RL=500Ω、f=5MHz、CL=10pF、LOゲイン・レンジ(−10∼+38dB)、RFB=249Ω (PrA RIN=50Ω)、信号電圧は差動、各チャンネルで仕様規定

(8)

0 5 10 15 20 25 –16.7 –16.6 –16.5 –16.4 –16.3–16.2–16.1–16.0 –15.9 –15.8–15.7–15.6 –15.5 04976-008 420チャンネル (105個) 0.5V < VGAIN< 2.5V 合計 インターセプト(dB) 1M 100k 10M 100M 1G –5 0 5 10 15 20 25 30 04976-011 –10 RS = 50VIN = 10mV p-p RFB =RFB = 249ゲイ (d B) 周波数(Hz) 図9. インターセプトのヒストグラム 図12. 終端ありと終端なしの50Ω信号源に 対する周波数応答(図49を参照) 1M 100k 10M 100M 1G –20 –10 0 10 20 30 40 50 04976-009 VGAIN = 3.0V VGAIN = 2.5V VGAIN = 2.0V VGAIN = 1.5V VGAIN = 1.0V VGAIN = 0.5V VGAIN = 0V ゲイ (d B) 周波数(Hz) –100 –90 –80 –70 –60 –50 –40 –30 –20 –10 100k 1M 10M 100M 04976-012 VOUT = 1V p-p VGAIN = 3V VGAIN = 2V VGAIN = 1V VGAIN = 1V VGAIN = 2V VGAIN = 3V クロ トー ク(d B) 周波数(Hz) 図10. VGAINのさまざまな値に対する周波数応答 (図49を参照) 図13. VGAINのさまざまな値に対する周波数 対 チャンネル間クロストーク 1M 100k 10M 100M 1G –20 –10 0 10 20 30 40 50 04976-010 VGAIN = 3.0V VGAIN = 2.5V VGAIN = 2.0V VGAIN = 1.5V VGAIN = 1.0V VGAIN = 0.5V VGAIN = 0V ゲイ (d B) 周波数(Hz) 100k 1M 10M 100M 04976-013 10 20 30 40 50 60 70 80 0 群遅延 (n s) 周波数(Hz) 図11. VGAINのさまざまな値に対する周波数応答、 HILO=HI(図49を参照) 図14. 周波数 対 群遅延

(9)

–25 –20 –15 –10 –5 0 5 10 15 20 25 1.0 1.5 0 0.5 2.0 2.5 3.0 04976-014 +85°C, HI +85°C, LO –40°C, LO –40°C, HI +25°C, LO +25°C, HI オフ ト電 (m V) VGAIN(V) 1M 10M 1G 04976-017 10 100 1k RFB = 2.5kRFB = 1kRFB = 499RFB = 249RSH = 49Ω, CSH = 22pF RSH =∞, CSH = 0pF 入力 周波数(Hz) 図15. 3つの温度でのVGAIN対 差動出力 オフセット電圧 図18. RFBのさまざまな値に対する周波数 対 プリアンプ入力抵抗 –25 –20 –15 –10 –5 0 5 10 15 20 25 1.0 1.5 0 0.5 2.0 2.5 3.0 04976-015 オフ ト電 (m V) VGAIN(V) 04976-018 25j 50j 100j –75j –50j –25j 01750150停止 1GHz 開始 100kHz VIN = 10mV p-p 100MHz 図16. ピンVCMxを基準にしたピンVOHxと VOLxでのVGAIN対 絶対オフセット 図19. 周波数(100kHz∼1GHz) 対S11の スミス・チャート 1M 100k 10M 1G 0.1 1 10 100 04976-016 VIN = 10mV p-p VOHx VOLx 出力 周波数(Hz) 0 50 100 150 200 250 1.0 1.5 0 0.5 2.0 2.5 3.0 04976-019 HILO = HI HILO = LO RS = 0RFB = 力換算 nV/ Hz VGAIN(V) 図17. 周波数 対 ピンVOHxとVOLxでの 出力抵抗 図20. VGAIN対 出力換算ノイズ(図50を参照)

(10)

0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 0.1 1 10 100 04976-020 VGAIN = 3.0V RS = 0RFB =入力換算 nV/ Hz 周波数(MHz) 0 10 20 15 5 30 25 40 35 50 45 60 55 1.0 1.5 0 0.5 2.0 2.5 3.0 04976-062 f = 10MHz ノイ (d B) VGAIN(V) 図21. 最大ゲインでの周波数 対 短絡時入力換算 ノイズ(図50を参照) 図24. RS=RIN=50ΩのVGAIN対 ノイズ指数 04976-021 0.1 1.0 10 100 1k 1.0 1.5 0 0.5 2.0 2.5 3.0 T = –40°C T = +25°C T = +85°C ノイ nV/ Hz VGAIN(V) –70 –65 –60 –55 –50 –45 –40 –35 200 400 600 800 1.0k 1.2k 1.4k 1.6k 1.8k 2.0k 04976-025 f = 10MHz VOUT = 1V p-p VGAIN = 1.5V HILO = LO HD2 HD3 HILO = HI HD2 HD3 歪み dBc RLOAD(Ω) 図22. 3つの温度でのVGAIN対 入力換算ノイズ (図50を参照) 図25. RLOAD対 高調波歪み(図50を参照) 10 1 100 1k 0.1 1.0 10 04976-022 RS=熱ノイズのみ f = 1MHz, VGAIN = 3V 入力 nV/ Hz 信号源抵抗(Ω) –80 –70 –60 –50 –40 –30 –20 0 10 20 30 40 50 04976-200 f = 10MHz VOUT = 1V p-p HILO = LO HD3 HILO = HI,HD3 HILO = HI, HD2 HILO = LO,HD2 歪み dBc CLOAD(pF) 図23. RS対 入力換算ノイズ 図26. CLOAD対 高調波歪み(図53を参照)

(11)

–80 –70 –60 –50 –40 –30 –20 0.5 1.0 1.5 2.0 2.5 3.0 04976-026 LOゲイン VOUT = 1V p-p f = 10MHz f = 5MHz f = 1MHz 歪み dBc VGAIN(V) –80 –70 –60 –50 –40 –30 –20 0.5 1.0 1.5 2.0 2.5 3.0 04976-030 HIゲイン VOUT = 1V p-p f = 10MHz f = 5MHz f = 1MHz 歪み (d B c VGAIN(V) 図27. 3つの周波数でのVGAIN対HD2、 LOゲイン(図53を参照) 図30. 3つの周波数でのVGAIN対HD3、 HIゲイン(図53を参照) –80 –70 –60 –50 –40 –30 –20 0.5 1.0 1.5 2.0 2.5 3.0 04976-027 LOゲイン VOUT = 1V p-p f = 10MHz f = 5MHz f = 1MHz 歪み dBc VGAIN(V) –80 –75 –70 –65 –60 –55 –50 –45 –40 –35 0.5 1.0 1.5 2.0 2.5 3.0 04976-031 f = 1MHz 2V p-p 1V p-p 0.5V p-p 歪み dBc VGAIN(V) 図28. 3つの周波数でのVGAIN対HD3、 LOゲイン(図53を参照) 図31. 3つの出力電圧でのVGAIN対HD2、 LOゲイン(図53を参照) –80 –70 –60 –50 –40 –30 –20 0.5 1.0 1.5 2.0 2.5 3.0 04976-029 HIゲイン VOUT = 1V p-p f = 10MHz f = 5MHz f = 1MHz 歪み dBc VGAIN(V) –90 –80 –70 –60 –50 –40 –30 –20 04976-032 0.5 1.0 1.5 2.0 2.5 3.0 f = 1MHz 2V p-p 1V p-p 0.5V p-p 歪み dBc VGAIN(V) 図29. 3つの周波数でのVGAIN対HD2、 HIゲイン(図53を参照) 図32. 3つの出力電圧でのVGAIN対HD3、 LOゲイン(図53を参照)

(12)

–70 –65 –60 –55 –50 –45 –40 –35 1.0 1.5 0 0.5 2.0 2.5 3.0 04976-034 f = 1MHz 2V p-p 1V p-p 0.5V p-p 歪み dBc VGAIN(V) 0 5 10 15 20 25 30 35 40 1.0 1.5 0 0.5 2.0 2.5 3.0 04976-037 5MHz (LO) 5MHz (HI) VOUT = 1Vp-p IP3 (d B m VGAIN(V) 図33. 3つの出力電圧でのVGAIN対HD2、 HIゲイン、f=1MHz(図53を参照)

図36. VGAIN対 出力換算IP3(OIP3)

–90 –80 –70 –60 –50 –40 –30 –20 04976-035 0.5 1.0 1.5 2.0 2.5 3.0 f = 1MHz 2V p-p 1V p-p 0.5V p-p 0 歪み dBc VGAIN(V) –30 –25 –20 –15 –10 –5 0 5 1.0 1.5 0 0.5 2.0 2.5 3.0 04976-038 HILO = HI HILO = LO f = 10MHz 入力パ dBm VGAIN(V) 図34. 3つの出力電圧でのVGAIN対HD3、 HIゲイン(図53を参照) 図37. VGAIN対 入力P1dB(IP1dB) 04976-036 –90 –80 –70 –60 –50 –40 –30 –20 –10 0 1 10 100 IMD3 (HI) IMD3 (LO) VOUT = 1V p-p VGAIN = 3V IMD3 dBc 周波数(MHz) 04976-039 100 90 10 0 10mV 50mV 10ns 図35. 周波数 対IMD3 図38. 小信号パルス応答、LOゲイン (図51を参照)

(13)

04976-039 100 90 10 0 10mV 50mV 10ns 04976-043 100 90 10 0 100µs 100mV 2V 図39. 大信号パルス応答、LOゲイン (図51を参照) 図42. 小信号イネーブル応答(図51を参照) 04976-041 –2 –1 0 1 2 0 10 20 30 40 50 60 70 80 90 100 VGAIN = 2V CL = 47pF CL = 22pF CL = 10pF 入力 オシロスコープの入力スケールは 調整していません CL = 0pF VOUT (V) 時間(ns) 04976-044 100 90 10 0 1V 2V 100µs 図40. さまざまな容量性負荷に対する大信号 パルス応答、CL=0pF、10pF、20pF、 47pFの各出力(図51を参照) 図43. 大信号イネーブル応答(図51を参照) 04976-042 100 90 10 0 400ns 2V 500mV 04976-045 100 90 10 0 1µs 1V 図41. ゲイン応答、VGAINは0∼3Vにステップ、 VOUT=2V p-p(図51を参照) 図44. プリアンプのオーバードライブ回復、 プリアンプ入力において50mV p-p∼ 1.5V p-p(プリアンプ出力において測定)

(14)

04976-046 100 90 10 0 1µs 1V 60 65 70 75 80 85 90 95 –40 –20 0 20 40 60 80 100 04976-047 VGAIN = 2.5V 静止電源電流 (m A) 温度(℃) 図45. VGAのオーバードライブ回復、 40∼500mV入力、VGAIN=2.5V 図47. 温度 対 静止電源電流 100k 1M 10M 100M 04976-100 –70 –60 –50 –40 –30 –20 –10 0 –80 VGAIN = 2.5V VGAIN = 0V VGAIN = 0.5V VGAIN = 1.5V PSRR (d B) 周波数(Hz) 04976-101 100 90 0 500mV 2V 1µs 10 図46. 周波数 対PSRR (全バイパス・コンデンサを除去) 図48. HILO応答時間

(15)

テスト回路

図49. ゲインと帯域幅測定のテスト回路 図51. 過渡応答測定のテスト回路 図50. ノイズ測定に使用したテスト回路 図52. S11測定に使用したテスト回路 282372491:1 ネットワーク・アナライザ AD8335 18nF 22pF 50IN OUT 0.1µF 237280.1µF 0.1µF 5049.90.1µF 5050Ω 04976-052 1:1 AD8335 22pF 0.1µF 0.1µF 0.1µF 490.1µF IN 50スペクトル・ アナライザ 04976-050 282372491:1 AD8335 18nF 22pF 0.1µF 237280.1µF 0.1µF 49.90.1µF 50IN 50オシロスコープ 04976-049 282372491:1 ネットワーク・アナライザ AD8335 18nF 22pF 50IN OUT 0.1µF 237280.1µF 0.1µF 5049.90.1µF 04976-048 図53. 歪み測定に使用したテスト回路 282372491:1 AD8335 18nF 22pF 0.1µF 237280.1µF 0.1µF 500.1µF 50IN 50スペクトル・ アナライザ 04976-051 LPF 信号発生器

(16)

動作原理

図54は、シングル・チャンネルの簡略ブロック図です。各チャ ンネルは、ローノイズ・プリアンプ(PrA)と、20/28dBの ユーザ選択可能なゲインを持つV G Aで構成されています。 チャンネルは、ペア(チャンネル1と2、チャンネル3と4)でイ ネーブルになります。プリアンプは、ピンSPxxを接地するとイ ネーブルになり、正側電源に接続するとパワーダウンします。 VGAやチャンネル全体をイネーブルにするには、ENxxピンを 正側電源に接続します。HLxxピンに0Vまたは5Vを入力するこ とで、HILOによりVGAをそれぞれ20dBまたは28dBの固定ゲ インに設定します。チャンネル1と2でピンHL12を、チャンネ ル3と4でピンHL34を共有します。HLxxピンは一般に外部配線 によって設定されます。通常、12ビットの分解能をもつADC の場合は、HLxxピンをローに接続して低いVGAゲイン(LO ゲイン・モード)で用い、10ビットのADCの場合は、ハイに 接続して高いVGAゲイン(HIゲイン・モード)で用います。 信号経路は全体にわたって完全差動であり、信号振幅を最大に し、偶数次の歪みを低減します。ただし、プリアンプは、シン グルエンドの信号源から駆動するように設計されています。ゲ イン値は、PrAのシングルエンド入力からPrAの差動出力まで のゲイン、またはVGAの入出力ゲインに依存します。図54を参 照してください。システム・ゲインの分布は表4のとおりです。 表4. チャンネル・ゲインの分布 LOゲイン・モード HIゲイン・モード セクション (dB) (dB) PrA 18.06 18.06 減衰器 0∼−48.16 0∼−48.16 出力アンプ 20 27.96 全体 −10.1∼+38.06 −2.14∼+46.02 以下、このデータシートでは、LOゲイン・モードでは−10 ∼+38dBに、HIゲイン・モードでは−2∼+46dBにゲイン値 を丸めます。なお、必要な場合は、式1を使用して値VGAINでの ゲインを計算できます。 ゲイン(dB)=20 VGNICPT (1) ここでICPTは、LOゲイン・モードで50Ω(RFB=250Ω)に マッチングしたプリアンプ入力では−16.1dB、マッチングして いない入力の場合は−10.1dBです。HIゲイン・モードでは、 これらの数値はそれぞれ−8.1dBと−2.1dBです。 消費電力は、5V電源の場合、1チャンネル当たり95mW、全4 チャンネルで380mWです。消費電力は、PrAに35%、残りの 回路に65%が配分されます。VGAのみを使用する場合は、 SP12ピンとSP34ピンを使ってプリアンプをシャットダウンで きます。なお、プリアンプまわりのフィードスルーを回避する ため、帰還抵抗は取り付けないでください。

イネーブルの概要

表5にイネーブル/シャットダウン・ロジックと、それに応じ た電源電流の一覧を示します。 dB V 表5. 制御ピン・ロジックと消費電力

EN12 SP12 EN34 SP34 PrA12 VGA12 PrA34 VGA34 IS

H L H L オン オン オン オン 76mA H H H H オフ オン オフ オン 52mA L L L L オフ オフ オフ オフ 0.8mA L H L H オフ オフ オフ オフ 0.8mA 図54. シングル・チャンネルの簡略ブロック図 +1 +1 +1 +1 PrA 18dB HILO +1 インターポレータ 減衰器 –48∼0dB ゲイン・ インターフェース +1 バイアス 出力アンプ 20または28dB VOHx VOLx HLxx SLxx VGNx VCMx VIPx POPx ENxx PMDx PIPx PONx VINx 04976-054 RFB RS

(17)

プリアンプ

プリアンプの信号経路は完全差動ですが、設計上、シングルエ ンドの入力駆動と信号源抵抗のマッチング用に最適化されてい ます。したがって、差動プリアンプのピンPMDxへの負の入力 をAC接地し、PrA出力において差動信号を平衡させる必要があ り ま す 。 プ リ ア ン プ ・ ア ー キ テ ク チ ャ の 詳 細 に つ い て は 、 AD8331/AD8332データシートの「LNA」を参照してください。 プリアンプは、差動出力を持つ固定ゲイン・アンプで構成され ています。負の出力が可能で、ゲインは8(18.06dB)に固定さ れているため、負の出力と正の入力であるピンPIPxとの間に帰 還抵抗を接続することによって、アクティブな入力終端を合成 します。これはよく利用される技術で、式2に示す入力抵抗が 得られます。 RIN= (2) ここで、A/2はシングルエンド・ゲイン、つまりPIPx入力から PONx出力までのゲインです。アンプには、その入力から差動 出力まで8倍のゲインがあるため、ピンPIPxからピンPONxま でのゲインA/2が6dB低くなり、12.04dB(×4)になることに 注意してください。ピンPMDxをAC接地した状態で、入力抵 抗は、ピンPIPxに接続される信号源抵抗に内部の14.7kΩが並 列接続される分だけ減少します。式3を用いて必要なRINに対す るRFBを計算できます。また、さらに高いRIN値の計算にも使用 できます。 RIN= ︱︱14.7kΩ (3) たとえば、RIN=200Ωとすると、RFBの値は1.013kΩです。RIN の 計 算 に 簡 略 式2を 用 い た 場 合 は 、 こ の 値 は1 9 7Ωと な り 、 0.1dB未満のゲイン誤差が生じます。変動幅の大きい信号源抵 抗などは、絶対ゲイン精度に大きく影響することがあります。 周波数が高い場合は、PrAの入力容量を考慮に入れてください。 マッチング精度のレベルを決定し、それに応じてRFBを調整す る必要があります。 プリアンプとVGAの帯域幅(BW)はそれぞれ約110MHzであ ることから、カスケードされたBWは約80MHzとなります。最 終的に、PrAのBWによって、合成されたRINの精度が制約され ます。RIN=RSで抵抗の値が約200Ωまでとすると、最高のマッ チングは100kHz∼10MHzの間にあり、周波数の下限はAC カップリング・コンデンサのサイズによって、上限はプリアン プのBWによって決まります。また、高周波数では入力容量と RSがBWを制限します。 図55. さまざまな値のRFBに対する周波数 対RIN、 およびRSHとCSHの効果 図55にRFBのさまざまな値に対する周波数 対RINを示します。 RINは、最低値の50Ωで周波数が10MHzを超えるとピークに達 しています。これは、前述のPrAのBWロールオフによるもの です。図58に示すRSHとCSHのネットワークは、このピーキング を減少させます。 なお、RIN値が大きい場合は、PrAがピーキングを生じる前に寄 生容量は信号BWのロールオフを開始し、さらにRSH/CSHネット ワークがマッチングを低下させます。したがって、RI N値が 50Ωを超えるときは、RSHとCSHを使用しないでください。 ノイズ 入力換算ノイズ(IRN)の合計は、約1.3nV/ です。プリアン プでの8倍のゲインを考慮すると、VGAノイズは、PrA入力を 基準にして0.46nV/ です。プリアンプ・ノイズは1.2nV/ です。なお、これらのノイズ値は、VGAやプリアンプのゲイン 抵抗といったすべてのアンプ・ノイズ源を含んでいます。メー カーによっては、ゲイン設定抵抗をノイズ仕様に含めないこと がありますが、その場合オペアンプの電圧ノイズ・スペクトル 密度は1nV/ となります。ゲイン抵抗を含めると、ノイズ仕 様はもっと高い値になります。 Hz Hz Hz Hz 04976-102 10 100 1k 100k 1M 10M 50M RIN = 500Ω, RFB = 2.5kRSH =∞, CSH = 0pF RIN = 200Ω, RFB = 1kRSH = 50Ω, CSH = 22pF RIN = 100Ω, RFB = 499RIN = 50Ω, RFB = 249RSH =∞, CSH = 0pF RSH = 50Ω, CSH = 22pF 入力 周波数(Hz) RFB (1+4) RFB (1+A/2

(18)

図56は、信号源抵抗とシミュレートされたノイズ指数(NF) の 関 係 を 表 す 図 で 、 プ リ ア ン プ のRI Nが5 0Ωか ら1 4 . 7 kΩ (RFB=∞のときのピンPIPxの値)のときのさまざまな値を示し ています。この図に示すように、RIN=50Ωに対する最小のNF は、7dBをわずかに下回っています。なお、このプリアンプで は 、N Fは5 0∼2 0 0ΩのRI Nに 対 し て 最 適 化 さ れ て い ま す 。 RFB=∞の場合、最小のNFは約480Ωで得られます。最適なノ イズ抵抗は、入力換算電圧ノイズを電流ノイズで除算して計算 することもできます。 図56. さまざまな固定値のRINに対するRS対 シミュレート されたノイズ指数(アクティブ・マッチ)

VGA

図54に示すように、基本アーキテクチャX-AMP™は、ラダー 減衰器と、選択可能な入力段を持つ固定ゲイン・アンプで構成 されています。このアーキテクチャの初期の例として、AD60x

シリーズ、AD8331/AD8332、AD8367のVGAがあります。ア

ナログ・デバイセズ独自の温度補償型インターポレータ設計に よって、入力gm段へのバイアス電流が右から左に連続的に制御 されて(減衰量が減少)、ゲインが増大します。 HILO(HL12とHL34)ゲイン・ピンにより、帰還抵抗、アン プ段、バッファから構成される2つの出力アンプ・ネットワー クの1つを選択します。 システム・ダイナミック・レンジの最適化 ADCの入力電圧を1V p-pのフルスケールとすると、8dB(× 2.5)のVGA出力ゲイン・スイッチで、10/12ビットADCの VGAノイズ・フロアが最適化されます。 低ゲインではADCのS/N比によってシステム・ノイズ性能が制 限されますが、高ゲインでは信号源とプリアンプによってノイ ズが決まります。最大電圧振幅は、フルスケールのピークto ピークADC入力電圧(一般に1∼2V p-p)によって制限されま す。ADC分解能に基づきVGAのノイズ・フロアを調整するこ とで、ノイズ性能を最適化します。12ビット・コンバータの S/N比は、理論的には10ビット・コンバータに比べて12dB改善 されるはずですが、AD8335の8dBのゲイン・オプションのた め、実際には約8dBの改善となるのが一般的です。VGAの消費 電力と入力換算ノイズは、ゲイン設定の影響を受けません。し たがって、出力換算ノイズ(ORN)のみ、他のパラメータに影 響を与えることなく(8dBだけ)変化します。 減衰器 この減衰器は、タップ当たり合計48.16dBの減衰量をもつ、8段 (1段当たり6.02dB)の差動R-2Rラダーで構成されています。 640Ωの合計差動抵抗に対して、片側の実効入力抵抗は公称 320Ωです。VGAと減衰器の同相電圧は、プリアンプで得られ た電源電圧の1/2を使用するアンプによって制御されるため、 コモン・モード差動による大きなオフセットが生じることな く、PrAからVGAへのDCカップリングが可能になります。し かし、PrAとVGAの間をDCカップリングすると、ゲインが増 大するにつれてPrAからのオフセットも増幅されるため、VGA 出力のオフセットが指数関数的に増加します。PrAとVGAを ACカップリングする場合は、ゲインが変化しても出力オフ セットは変化しません(図15を参照)。したがって、大部分の アプリケーションにはACカップリングを推奨します。図54の ように、ピンVCMxは、各チャンネルのそれぞれのミッドポイ ントに接続し、高周波数でのコモン・モード・ノードのACデ カップリングに使用します。小さなコンデンサ(10nF)を別に 並列接続する場合は、高周波数でのデカップリング性能を向上 させるため、必ず0.1µF以上のコンデンサを使用してください。 内部の+1バッファにより、正しいコモン・モード・バイア ス・レベルが得られます。また、外付けデカップリング・コン デンサで動的電流を吸収する必要があります。 0 2 4 6 8 10 12 14 16 10 100 1k 04976-066 RIN = 50RFB = 250RIN = 75RFB = 375RIN = 100RFB = 500RIN = 200RFB = 1kRIN = 14.7kRFB =シミュレーション VGAのノイズを含む f = 1MHz ノイ (d B) RS(Ω)

(19)

ゲイン制御 ゲイン制御インターフェースには、VG A I N(ピンVGNx)と VSLP(ピンSLxx)の2つの入力があります。スロープ入力は デ カ ッ プ リ ン グ ・ ピ ン 用 で 、 ゲ イ ン ・ ス ロ ー プ と し て は 20dB/Vをデフォルトとして保証しています。VSLP入力に電圧 が加えられた場合は、スロープ電圧を低減することで、ゲイ ン・スロープを増やすことができます。たとえば、ピンSLxx に1.67Vの電圧が加えられた場合、ゲイン・スロープは30dB/V に変化します。ゲイン・スロープを計算するには、式4を使用 します。 VSLP= (4) VGAINは、入力減衰器に接続する適切な入力段を選択すること によって、インターポレータを通じてVGAのゲインを変化さ せます。20dB/Vに対する公称のVGAIN範囲は0∼3V、最適なゲ イン直線性は約0.5∼2.5V、誤差は一般に±0.2dB未満です。 0.5∼2.5Vの範囲外のVGAIN電圧では、誤差が増大します(図4 を参照)。VGAIN電圧の値は、ゲイン・フォールドオーバーなし に、電源電圧の値まで増やせます。 各チャンネルには独立したゲイン制御ピンがあり、多くの超音 波アプリケーションで採用されている一般的な電圧源に接続で きます。個々のチャンネルを制御するには、各チャンネルに適 切なゲイン制御信号を接続します。 出力段 VGAの重複した出力段には、8dB(×2.5)のゲイン・スイッ チがあります。このゲイン・スイッチは、10/12ビットADCの 出力ノイズ・フロアを最適化するために使用します。VGAゲ インは、LOゲイン・モードで20dB(×10)、HIゲイン・モー ドで28dB(×25)です。ゲイン抵抗とフィードバック・バッ ファを含めた出力アンプ間の選択は、HILO(ピンHLxx)のロ ジック設定によって行います。 ゲイン設定の切替えに従って補償容量が変わることで、アンプ 間で100MHzの帯域幅を維持します。消費電力は、いずれのゲ イン・レベルでも同じです。 アプリケーションによっては、電源電圧を可能な限り下げるこ とで消費電力を低減できますが、振幅が限定されることによっ て出力ダイナミック・レンジに影響が出ます。AD8335の完全 差動信号経路は、ダイナミック・レンジが6dB拡張されます。 最大の信号振幅を実現するため、コモン・モード・レベルを自 動的に電源電圧の半分に維持します。差動信号には、偶数次高 調波を抑制するという付加的なメリットもあります。 出力アンプは、500Ω以上の公称差動負荷を駆動するように設 計されています。信号振幅は5V p-pまで大きくできますが、そ れを超えるとクリッピングが発生します。しかし、クリッピン グ・レベルに到達する前に歪みが増加します。1V p-pまたは 2V p-pの代表値(多くのADCのフルスケール入力)に対する 歪みを、図25∼図34に示します。出力は、差動ADCを駆動す る差動アンチエイリアス・フィルタにACカップリングされま す。最新式ADCのほとんどは差動入力を備えており、差動で駆 動したとき最適な性能が得られます。詳細については、「アプ リケーション」を参照してください。

VGA

ノイズ あらゆるX-AMPの例にもれず、VGAの出力ノイズはゲインに 対して一定です。このため、ゲインが減少するにつれて、入力 換算ノイズが増大します。この特性は、上限とノイズ・フロア を固定することで、ダイナミック・レンジの広い入力信号を ADCに圧縮して入力するレシーバのアプリケーションに最適で す。VGAの出力ノイズは、LOゲイン・モードで約33nV/ 、 HIゲイン・モードでは2.5倍の83nV/ です。ゲインが増大す るにつれてプリアンプのノイズが支配的になり、VGAの最大 ゲインで、出力ノイズはLOゲイン・モードで約90nV/ 、HI ゲイン・モードで225nV/ になります。 出力S/N比は、ノイズ・フロアと最大の信号レベルによって決 まり、一般にADCのFSによって制限されます。変調ノイズは 基本的にゲイン制御入力で生じるノイズですが、これによって 問題が起きることがあります。通常、ノイズについてはメイ ン・アンプの信号経路を調べがちですが、VGAは実際には次 の関数を持つ乗算器です。 VOUT= (4) ここで、VREF(バイアス)とVGAIN(ゲイン制御インターフェー ス)は、条件によってはどちらもノイズ要因になります。ゲイ ン制御スロープが高い場合は特に、クリーンなゲイン制御信号 を用いることが重要です。 VGAIN×VIN VREF Hz Hz Hz Hz 2.5 V×20 dB/V スロープ

(20)

アプリケーション

超音波

AD8335の主なアプリケーションは、医療用超音波です。図57 に、超音波システムの簡略ブロック図を示します。超音波シス テムの最も重要な機能は、生理学的な信号減衰に対するタイ ム・ゲイン・コントロール(TGC)補償です。超音波信号の減 衰は距離(時間)に対し指数関数的に変化するため、デシベ ル・リニアVGAが最適なソリューションになります。 超音波シグナル・チェーンにおける重要な条件は、超ローノイ ズ、アクティブ入力終端、高速な過負荷回復、低消費電力、差 動でのADC駆動です。超音波装置は、多チャンネル(たとえば、 32∼512)を必要とするビーム・フォーミング技術を採用して いるため、可能な限りローノイズで低消費電力を実現すること が非常に重要です。 最新式装置の多くは、デジタル・ビーム・フォーミング技術を 採用しています。この技術では、TGCアンプの直後に信号をデ ジタル・フォーマットに変換し、デジタル的にビーム・フォー ミングを行います。 汎用装置でのADC分解能は通常、40 MSPSを上回るサンプリ ング・レートで10ビット、ハイエンド・システムでは12ビット が主に使われています。 ローエンドのポータブル超音波装置では、消費電力とコストが 最も重要ですが、AD8335はこのような基準を満たすように設 計されています。

超音波システムの詳細については「How Ultrasound System

Considerations Influence Front-End Component Choice(超音波

システムの性能とフロントエンドの部品の選択)」(Analog

Dialogue, Vol. 36, No. 3, May-July 2003)を参照してください。 (http://www.analog.com/library/analogDialogue/archives/36-03/ultrasound/index.html) 図57. 超音波システムの簡略ブロック図 ビーム・フォーマ 中央制御 Rxビーム・フォーマ (BおよびFモード) カラー・ ドップラー(PW) 処理(Fモード) 画像および 動作処理 (Bモード) スペクトル・ ドップラー 処理モード ディスプレイ オーディオ 出力 Txビーム・フォーマ CW(アナログ) ビーム・フォーマ LNA トランスデューサ・アレイ 128、256などのエレメント 双方向ケーブル HV MUX/ DEMUX T/R スイッチ TX HVアンプ マルチチャンネル TGCでは多くのVGAを使用 TGC タイム・ゲイン補償 04976-053 VGA AD8335

(21)

基本的な接続

図58に、AD8335の基本的な接続を示します。これは、入力信 号が左から入り、出力信号が右から出て行くという、直線的な 信号経路です。このような4チャンネルの差動VGAを持つデバ イスでは、当然ながら多層PCボードが必要になります。ここで は、プリアンプ用とVGA用の電源分離を示します。ボードの 両面に部品を取り付ける場合、信号経路内の部品は上面に、電 源デカップリング部品は配線側に置いてください。

プリアンプの接続

AD8335の入力をマッチングさせるために、ピンPONxとピン PIPxの間に帰還抵抗(RFB)をACカップリングします。AC カップリングは、入出力ポートで異なる同相電圧を吸収します。 RSOURCE50∼200Ωの場合、RFBは単にRSOURCEの5倍となります。 表6に、高い信号源抵抗値(またはRIN)と、それに対する正確 な帰還抵抗値および最も近い標準の1%帰還抵抗を示します。 表6に記載されていない値については、式5を用いてRFBを計算 できます。RINが1kΩを上回る値については、RFBを除去する方 がよいかもしれません。 表6. さまざまな入力抵抗に対する帰還抵抗の値 RIN(Ω) 正確なRFB値(Ω) 最も近い標準の1%抵抗(Ω) 200 1014 1.02k 500 2588 2.61k 1000 5365 5.36k RFB(Ω)= (5) RIN RIN 5× 1− 14.7k

(22)

図58. RIN=50Ωの場合の基本的な接続 PIP2 CSH2 22pF RFB2 249PIP3 CSH3 22pF RFB3 249RSH3 49.9RSH4 49.9CSH4 22pF RFB4 249120nH FB +5V VOH3 VOH4 RSH1 49.9CSH1 22pF RFB1 249VGN2 1nF* SL12 120nH FB +5V 1nF* 1nF* SL34 VGN1 H +5V L PIP4 +5V PIP1 VPP VPP +5V VOH1 VOL1 VOL2 VOH2 VOL3 VPV VPV VOL4 VGN3 VGN4 VPP VPP 1nF* 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 0.1µF 50 49 56 55 54 53 52 51 58 57 59 62 61 60 VIP1 PON 1 VC M 2 PIP1 63 POP1 VPP1 VIN 1 EN 12 VC M 1 PM D1 VGN 1 SL12 VGN 2 SP12 COM1 64 HL1 2 GND4 VPV2 VOL2 VOH1 VOL1 VOH2 VPV4 VOH3 VOL3 VOH4 VPV3 VOL4 VPV1 GND1 35 36 37 38 42 39 40 41 34 33 48 47 43 46 45 44 GND3 GND2 H +5V L 28 25 26 27 17 18 19 21 22 23 24 29 30 31 32 PM D4 PIP4 VPP4 POP4 EN SP34 SL34 34 VC M 3 VIP4 VC M 4 COM4 VGN 4 VIN 4 VGN 3 PON 4 HL3 4 20 PMD2 PON2 PIP2 COM2 VIP2 VIN2 POP2 COM3 VIP3 VIN3 PIP3 PON3 PMD3 POP3 VPP3 VPP2 15 16 8 7 6 5 1 4 3 2 14 13 9 12 11 10 AD8335 04976-056 VPP *本文参照 RSH2 49.9Ω プリアンプのPMDピンは、グラウンドに容量カップリングす る必要があります。プリアンプは差動設計になっていますが、 PMDピンは内部入力バイアス・ノードであり、バイパス用にの み使用されています。信号入力に使用することはできません。 PIPx入力は、電源電圧の半分を超えるDCレベルを持つため、 信号源から容量カップリングする必要があります。回路全体の ACカップリング・コンデンサは、アプリケーションに合わせ てできるだけ大きくしてください。図58には0.1µFコンデンサ を示していますが(このコンデンサは評価用ボードのほとんどの 場所で使用されています)、コンデンサの値は、アプリケーショ ンに応じて決定してください。PMDxピンとPIPxピンのカップ リングに使用するコンデンサは、同じ値にしてください。 低いRIN値を合成する場合、プリアンプの帯域幅で周波数応答 のハイエンドにおいて何らかのピーキングが発生します。図58 に示すオプションの直列RSHx/CSHxネットワークによって応答 を平坦化します(図55を参照)。信号源抵抗が50Ωの場合、抵 抗とコンデンサの値は49.9Ωと22pFにしてください。RS値が 100Ωを上回る場合は、ネットワークは不要です。いずれの場 合も回路は安定しています。 高速なゲイン制御信号が必要な場合は、図58のVGNxピン上に ある星印(*)の付いたコンデンサを除去できます。

(23)

入力オーバードライブ

超音波では、過負荷時に対する動作が優れていることがきわめ て重要となります。プリアンプとVGAは、どちらもオーバー ドライブ保護回路を内蔵しており、過負荷のイベントの後すば やく回復します。 入力過負荷保護 アプリケーションが高い過渡電圧にさらされる場合は、他のア ンプ回路と同様に、入力の前に電圧クランピングを行うことを 特に推奨します。 図59に超音波トランスデューサ・インターフェースの簡略ブ ロック図を示します。共通のトランスデューサ素子には、超音 波エネルギーの送信と受信の2つの機能があります。送信時に は、セラミック素子に高電圧パルスが加えられます。代表的な T/R(送受信)スイッチは、ブリッジ構成の4つの高電圧ダイ オードにより構成されています。これらは、デリケートなレ シーバ入力からの送信パルスを理想的にブロックしますが、ダ イオード特性が不十分であるため、結果としてPIPx入力に過渡 電流の漏れが生じて問題になることがあります。 超音波はパルス・システムであり、飛行時間(TOF)によって 奥行きを決定するため、入力過負荷からの迅速な回復が不可欠 となります。過負荷は、プリアンプとVGAで発生することが あります。送信パルスの直後は、VGAゲインは一般的に低く なり、PrAはT/Rスイッチの漏れからの過負荷にさらされます。 ゲインが増加すると、骨などの音響学的に密な物質や近距離エ コーによって発生する強いエコーによって、VGAが過負荷状 態になることがあります。 図59に外部過負荷保護回路を示します。ACカップリング・コ ンデンサを取り付ける前に、1対のショットキー・ダイオード を互いに向きを変えて取り付けます。ここではBAS40を使用し ていますが、さまざまなタイプのものが使用できるため、どれ がよいか調べてみるとよいでしょう。このようなダイオードに より、±0.5V以下のクランプ・レベルで、システムの過負荷性 能が大幅に向上します。 図59. 入力の過負荷保護

ロジック入力

イネーブル・ピンEN12とEN34、プリアンプ・シャットダウ ン・ピンSP12とSP34、HILOピンHL12とHL34は、すべて AD8335のロジック入力です。イネーブル入力は、対応する各 チャンネル・ペアをオン/オフします。プリアンプ・シャット ダウン・ピンは、プリアンプのみをオン/オフします。入力 HL12とHL34は、それぞれチャンネル1と2、チャンネル3と4の HILOゲインを設定します。 プリアンプをシャットダウンすると、VGAのみの使用となり、 消費電力が低下します。VGAだけをシャット・ダウンするこ とはできません。SPxx(シャットダウン・プリアンプ)ピンは ロジック・ハイであるため、ピンを接地してプリアンプをイ ネーブルにします。 これらのピンをイネーブルにするには、電源またはグラウンド に接続して固定的にイネーブル/ディスエーブルにするか、ま たはロジック・デバイスの出力に接続します。必ずそのデバイ スのデータシートをチェックして、電圧と電流の条件を確認し てください。

コモン・モード・ピン

コモン・モード・ピンVCMxは、チャンネルごとの内部コモ ン・モード・リファレンスをグラウンドにバイパスするための ものです。これら4本のピンはそれぞれにコンデンサを必要と し、一緒に接続したり外部信号源によって駆動することはでき ません。

ADC

の駆動

AD8335のVGAは、ほとんど外付け部品なしで、10/12ビット のADCを駆動できるように設計されています。AD8335は5V 単電源のデバイスですが、最新のADCの多くは3V電源で動作 するため、VGA出力とADC入力の間に異なる同相電圧が存在 することになります。しかし、このレベル・シフトは、多くの 超音波アプリケーションや通信アプリケーションに見られるよ うに、信号をフィルタ処理してあれば、ACカップリングに よって簡単に対応できます。 アンチエイリアス・フィルタ(AAF)が必要な場合は、差動設 定にするとよいでしょう。シングルエンドの場合にはグラウン ドに接続する部品が、AAFでは差動信号経路を介して接続する ため、完全差動のAAFでは、シングルエンド・フィルタに比べ て約1.5倍の部品数が必要になります。直列部品は倍増します が、差動出力のペアにそれぞれシングルエンド・フィルタを用 いた場合に2倍の部品が必要になることを考えると、差動フィ ルタ用の部品数のほうが少なく経済的といえます。 PrA 18dB Rs トランスデューサ –HV BAS40-04 PMDx PIPx PONx POPx オプションの ショットキー 過負荷クランプ RFB 3 2 1 +HV 04976-057

(24)

外形寸法

図60. 64ピンのLFCSP (CP-64) 単位寸法:mm

オーダー・ガイド

モデル 温度範囲 パッケージ パッケージ・オプション AD8335ACPZ1 −40∼+85℃ LFCSP CP-64 AD8335ACPZ-REEL1 40∼+85 LFCSP CP-64 AD8335ACPZ-REEL71 −40∼+85℃ LFCSP CP-64 AD8335-EVAL AD8335ACP付き評価用ボード 1 Z=鉛フリー製品 ピン1 識別マーク 上面図 BSC SQ8.75 9.00 BSC SQ 1 64 16 17 49 48 32 33 0.45 0.40 0.35 0.50 BSC 0.20(基準) 12°(最大) 0.80(最大)0.65(代表) 1.00 0.85 0.80 7.50 (基準) 0.05(最大) 0.02(公称) 0.60(最大) 0.60(最大) 4.85 4.70 SQ* 4.55 実装面 ピン1 識別マーク 露出パッド 底面図 0.30 0.25 0.18 *JEDEC規格MO-220-VMMDに準拠 露出パッドの寸法を除く D04976-0-9/04(0)-J

図 2. LFCSP のピン配置
図 36. V GAIN 対 出力換算 IP3 ( OIP3 )
図 56 は、信号源抵抗とシミュレートされたノイズ指数( NF ) の 関 係 を 表 す 図 で 、 プ リ ア ン プ の R I N が 5 0 Ω か ら 1 4
図 58. R IN = 50 Ω の場合の基本的な接続PIP2CSH222pFRFB2249ΩPIP3CSH322pFRFB3249ΩRSH349.9ΩRSH449.9ΩCSH422pFRFB4249Ω 120nH FB+5V VOH3VOH4RSH149.9ΩCSH122pFRFB1249ΩVGN21nF*SL12120nH FB+5V1nF*1nF*SL34VGN1H+5VLPIP4+5VPIP1VPPVPP+5VVOH1VOL1VOL2 VOH2VOL3VPVVPVVOL4VGN3VGN4VPPVP

参照

関連したドキュメント

タービンブレード側ファツリー部 は、運転時の熱応力及び過給機の 回転による遠心力により経年的な

機器名称 相 銘板容量(kW) 入力換算 入力容量(kW) 台数 現在の契約電力.

パキロビッドパックを処方入力の上、 F8特殊指示 →「(治)」 の列に 「1:する」 を入力して F9更新 を押下してください。.. 備考欄に「治」と登録されます。

この国民の保護に関する業務計画(以下「この計画」という。

( 2 ) 輸入は輸入許可の日(蔵入貨物、移入貨物、総保入貨物及び輸入許可前引取 貨物は、それぞれ当該貨物の蔵入、移入、総保入、輸入許可前引取の承認の日) 。 ( 3 )

(2)

※ 本欄を入力して報告すること により、 「項番 14 」のマスター B/L番号の積荷情報との関

Dual I/O リードコマンドは、SI/SIO0、SO/SIO1 のピン機能が入出力に切り替わり、アドレス入力 とデータ出力の両方を x2