Advanced Design System(ADS)
を使用した
シグナルインテグリティーのモデリング
モデリング
IOモデリングSIシミュレーションのためにIOバッファーのHSPICEネットリストを
インポートする方法は？ . . . 03
SERDESトランスミッター／レシーバーの AMI(Algorithmic Model Interface)モデルをSystemVueで作成する方法は？. . . 05
ADSでSIシミュレーション用の IBIS(Input/Output Buffer Information Specification)モデルを設定する方法は？. . . 07
チャネルモデリング 高速チャネルをモデリングする方法は？チャネルをモデリングするときの 注意事項は？. . . 09 シグナルインテグリティーのデザイン／解析のためのチャネルモデリングには、 ADSのどのコンポーネントを使用しますか？. . . 11 ADSで伝送線路をデザインする方法は？ . . . 13 ビア・ドローイング・ユーティリティーでインピーダンス制御ビアを デザインする方法は？. . . 15 伝送線路の電流リターン経路とは？. . . 17 測定ベースのチャネルモデルを作成する方法は？ . . . 19 「ブロードバンドSPICEモデル」とは？また、その生成方法は？ . . . 21 電磁界モデリング インピーダンス不整合の原因となる伝送線路の構造は？ . . . 23 PCB-CAD上のレイアウトをADSレイアウトエディターにインポートする方法は？. . . 25 電磁界(EM)シミュレーションをADS内で実行する方法は？. . . 27 ADS Momentumでピン／ポートを定義する方法は？ . . . 29 Sパラメータからパッケージの簡易RLC等価回路を抽出する方法は？ . . . 31 EMProで高速デジタル用コネクタのSパラメータを抽出する方法は？ . . . 33 SIシミュレーションのためにEMProシミュレーション結果を ADSにエクスポートする方法は？ . . . 35
目次
質問
SIシミュレーションのためにIOバッファーの HSPICEネットリストをインポートする 方法は？
回答
一般的にIOバッファーのデザインには、IO回路のSPICE(Simulation Program with Integrated Circuit Emphasis)ネットリストとトランジスタのモデルが含まれています。HSPICE™ネットリス トは、ネットリストとモデルの共通フォーマットです。IOバッファーのHSPICEネットリストを ADSにインポートするには、Tools＞HSPICE Compatibility Component＞Wizardを選択して、 HSPICE Compatibility Wizardウィンドウを開きます。以下にHSPICEネットリストをインポート する手順を紹介します。 ステップ1. インポートするHSPICEファイル 名を指定します。 ステップ2. ADSデザイン名を入力します。 ステップ3. ADSデザインの入力／出力ピンを 設定します。 ステップ4. シンボルを編集します。
図1. IOモデルのHSPICEネットリストを使用したSIシミュレーション。 ステップ5. パラメータを設定します。 ステップ6. サマリーが表示されれば、Finishボ タンをクリックしてネットリスト をインポートします。 これで、インポートしたHSPICEフォーマットのIOバッファーモデルと、伝送線路、DCバイアス、 ソース、抵抗、プローブを組み合わせて、SIシミュレーションを実行できるようになります（図1 参照）。必要な場合は、モデルのネットリストを表示／編集できます。
質問
SERDESトランスミッター／レシーバーの
AMI(Algorithmic Model Interface)モデルを SystemVueで作成する方法は？
回答
Keysight SystemVueは、システム・アーキテクチャー・エンジニアが電子システムの数学モデル を デ ザ イ ン す る た め のElectronic System Level(ESL)デ ザ イ ン ツ ー ル で す。 し た が っ て、 SystemVueは、SERDESア ー キ テ ク チ ャ ー の モ デ リ ン グ ／ 検 証 に も 使 用 で き ま す。 図2は、 SystemVueでモデリングしたレシーバーです。レシーバーモデルには、FFE、CDR、DFEが含ま れています。これらのコンポーネントのパラメータは編集できます。コンポーネントのパラメー タを変更してデータフローシミュレーションを実行し、アイパターンなどのシステム性能を検証 できます。モデルを、AMIフォーマットでエクスポートすることもできます。その後、これらの AMIモデルをADSのチャネルシミュレーションで使用できます。 図2. SystemVueでモデリングしたレシーバー。 図3. AMIトランシーバーライブラリ。
SERDESアーキテクチャーエンジニアがAMIモデルを作成できるように、SystemVueには図3のよ うなAMIトランシーバーライブラリが内蔵されています。ライブラリには、SERDESシステムモデ リング用の便利なコンポーネント（VCO、FFE、DFE、CDRなど）が多く含まれています。さらに、 C++で独自のコンポーネントを作成してSystemVueで使用することもできます。AMIモデルは以 下の手順で作成します。 1. SystemVueのAMIトランシーバーコンポーネントと独自に定義したコンポーネントを使用して、 TXモデルまたはRXモデルを作成します（図2参照）。 2. データフローシミュレーションを実行して、モデルの応答がデザインの目的に適合することを 確認します。 3. モデルのC++コードを作成し（図4参照）、C++コードをAMIと互換性のある.dll/.amiファイルに コンパイルします。
4. .ibs、.dll、.amiファイルを同じフォルダーに保存して、.ibsファイルのキーワード、[Algorithmic
Model]を使用して関連ファイルをリンクします。
5. ADSでモデルの動作を検証します（図5参照）。すべてのパラメータが動作することと性能が期待
する結果になることを確認します。
6. AMIモデルと仕様書を発行します。仕様書では、エンドユーザーに対してアーキテクチャー、
図4. AMIモデル作成ウィンドウ。
質問
ADSでSIシミュレーション用のIBIS(Input/ Output Buffer Information Specification) モデルを設定する方法は？
回答
IBISモデルは、シグナル・インテグリティー・シミュレーションで広く使用されています。ICチッ プメーカーが、チップのIBISモデルファイルを提供しています。SIエンジニアは、そのIBISモデル をEDAツールで使用してシミュレーションを実行します。図6に示すようにさまざまなIBISコン ポーネントがあり、それぞれが異なるIOアーキテクチャーにマッピングされています。IBISモデル のプロパティーは、プロパティー・ダイアログ・ボックスで編集／表示できます（図7参照）。 図6. さまざまな種類のIBISコンポーネント。 図7. IBISコンポーネントのプロパティー・ダイアログ・ボックス。 図8. IBIS_IOとその等価回路。 IBIS_3S_ECL（3ステートECL） IBIS_3S（3ステート） IBIS_D3S_ECL（差動3ステートECL） IBIS_D3S（差動3ステート） IBIS_DI_ECL（差動入力ECL） IBIS_DI（差動入力） IBIS_DIO_ECL（差動入出力ECL） IBIS_DIO（差動入出力） IBIS_DIO_OPENSINK（差動IOオープン シンク） IBIS_DIO_OPENSOURCE（差動IOオープン ソース） IBIS_DO_ECL（差動出力ECL） IBIS_DO（差動出力） IBIS_DOPENSINK（差動オープンシンク） IBIS_DOPENSOURCE（差動オープンソース） IBIS_DT（差動終端） IBIS_I_ECL（入力ECL） IBIS_I（入力） IBIS_IO_ECL（入出力ECL） IBIS_IO（入出力） IBIS_IO_OPENSINK（IOオープンシンク） IBIS_IO_OPENSOURCE（IOオープンソース） IBIS_O_ECL（出力ECL） IBIS_O（出力） IBIS_OPENSINK（オープンシンク） IBIS_OPENSOURCE（オープンソース） IBIS_T（終端） IBIS_S_O（IBISシリーズ出力） IBIS_S_I（IBISシリーズ入力）図9. 簡単なIBISシミュレーション。 図10. IBISシミュレーションの結果。 IBIS_IOは、最も一般的なIBISモデルの1つです。これは、8個のピンを備えたコンポーネントです （図8参照）。IBIS_IOを動作させるには、PUピンとPCピンにバイアスをかける必要があります。 PDピンとGCピンはグランドに接続する必要があります。図9のようにIBIS_IOモデルをトランス ミッターとして使用する場合は、イネーブルピン(E)をオンにし、外部ソースでトリガピン(T)にト リガをかける必要があります。IBIS_IOをレシーバーとして使用する場合は、トリガピンとイネー ブルピンをオープンのままにします。IBISモデルの非線形動作を再現できるのはトランジェントシ ミュレータのみです。図10に、シミュレーション結果を示します。
質問
高速チャネルをモデリングする方法は？チャ ネルをモデリングするときの注意事項は？回答
高速デジタル信号の伝送チャネルは、Tx IOバッファーからRx IOバッファーまでの電気経路です。 これには、ICパッケージ、PCB上のトレース、コネクタ、ケーブルが含まれる場合があります。 簡単なチャネルは、TX IO、PCBトレース、RX IOで構成できます。バックプレーンのような複雑 なチャネルは、図11のようなコンポーネントで構成されています。 チャネルモデリングを行うときは、以下の3つの特性に注意しなければなりません。 – インピーダンス – 損失 – 遅延または位相 インピーダンスは、形状、誘電率、金属伝導率に依存します。インピーダンス不整合により、多 重反射が発生します。その結果、信号のリンギング、オーバーシュート、アンダーシュートが生 じます。SERDESデザインでは、チャネル損失が非常に重要です。チャネル損失の主要な要因は、 誘電損失と導体損失です。これらは一般的に周波数に依存します。チャネルの帯域幅により、最 大ビットレートがアナログ的に制限されます。DDRの場合、コマンド／アドレスとクロックとの 位相差、DQと他のDQとの位相差を十分に制御する必要があります。 ドーターカード コネクタ バックプレーン ドーターカード 図11. 約50 cmのチャネル。 図12. チャネルの差動コンポーネント。図13. インピーダンスの変動（左）と遅延（右）。 図14. 挿入損失（左）と位相（右）。 チャネルコンポーネントは、式ベースの伝送線路モデル、電磁界ベースモデル、測定ベースモデ ルによってモデリングできます。各コンポーネントを正しくモデリングできるかどうかは、寸法 パラメータと材料パラメータにかかっています。モデルを適切に定義できれば、これらのコンポー ネントをカスケード接続してフル・チャネル・モデルを作成できます（図12参照）。その後、チャ ネルのインピーダンス／遅延をTDRシミュレーションによって予測できます（図13参照）。チャネ ルの損失は、Sパラメータシミュレーションによって予測できます（図14参照）。これらの結果から、 チャネルの信頼性と伝送データレートの向上を実現するためのヒントが得られます。
質問
シグナルインテグリティーのデザイン／解析 のためのチャネルモデリングには、ADSの どのコンポーネントを使用しますか？回答
ADSのコンポーネントは機能によって分類されています。チャネルモデリングには、5種類の主 要なカテゴリーがあります。集中定数コンポーネント、外部ファイルを利用するデータアイテム、 Tライン（理想）、Tライン（マイクロストリップ）、Tライン（マルチレイヤー）です。 図15. 集中定数コンポーネント。 図16. データアイテム。 図17. Tライン（理想）。 集中定数コンポーネントには、抵抗(R)、インダクター(L)、コンデンサ(C)、 その他の集中定数コンポーネントがあります。物理長が短い構造の中には、R、 L、Cでモデリングするのに適しているものがあります。このような構造には、 ボンディングワイヤー、ドリル、コネクタ、ダイ、パッドなどが含まれます。 例えば、図15のように、IBISバッファーのボンディングワイヤーはL_pkg、 R_pkg、C_pkgでモデリングされています。 データアイテムにはSNP/ディエンベディングコンポーネントが含まれていま す。チャネルモデルにはSパラメータが多く使用されます。これは、測定また は電磁界ソルバーによって抽出できます。通常、Touchstoneフォーマットで す。SNPコンポーネントはTouchstoneファイルをチャネルモデルとして読み 込みます（図16参照）。 Tライン（理想）には、インピーダンス、位相、遅延などの電気パラメータで定 義された、式ベースの理想的な伝送線路モデルが含まれます（図17参照）。図18. Tライン（マイクロストリップ）。 図19. Tライン（マルチレイヤー）。 Tライン（マイクロストリップ）には、2D電磁界解析を元にするマイクロスト リップ・ライン・モデルとRFマイクロストリップ回路が含まれています。マ イクロストリップ・ライン・モデルは、サブストレートの厚さ、材料パラメー タ、ライン幅、ライン長、間隔に基づいて計算されます。 Tライン（マルチレイヤー）には、式ベースの多層伝送線路モデルが含まれてい ます。これらは、単線またはパラレルバスのマイクロストリップおよびスト リップラインのモデリングに使用されます。スタックアップおよび材料特性 を各レイヤーに割り当てる必要があります。モデルは、SPICE Wエレメント にエクスポートできます。 以上の5つに分類されたコンポーネントで構成されたチャネルは、トランジェ ントシミュレータ、チャネルシミュレータ、Sパラメータシミュレータなど主 要なシミュレーションエンジンで使用できます。
質問
ADSで伝送線路をデザインする方法は？回答
コントロールド・インピーダンス・ライン・デザイナー(CILD)は、伝送線路をデザインできる高 度なツールです（図20参照）。これを使用して、差動インピーダンス、コモンインピーダンス、遅延、 減衰、実効電気長など、伝送線路の電気特性を計算できます。CILDは、以下の6種類の伝送線路を サポートしています。 – マイクロストリップ（シングルエンド） – マイクロストリップ（エッジ結合） – マイクロストリップ（ブロードサイド結合） – ストリップライン（シングルエンド） – ストリップライン（エッジ結合） – ストリップライン（ブロードサイド結合） Tライン（マルチレイヤー）のコンポーネントによって、システム予測に使用する差動ペアを作成で きます（図21参照）。 図20. CILDによるエッジ結合ストリップラインのデザイン。 図21. システム予測に使用する差動ストリップラインモデルの作成。図22のように、CILDを使用すれば、各レイヤーの周波数、長さ、幅、間隔、厚さ、誘電率、ロス タンジェントなどを含む変数を掃引、最適化、ばらつきの解析ができます。シミュレーション結 果には、各変数に対するインピーダンス／遅延／損失の変化が表示されます（図23参照）。 図22. PCB実装パラメータの掃引。 図23. インピーダンス／遅延／減衰の変化。
奇数次モード
差動インピーダンス（周波数） 減衰（周波数） 遅延（周波数） 差動インピーダンス（幅） 減衰（幅） 遅延（幅）質問
ビア・ドローイング・ユーティリティーで インピーダンス制御ビアをデザインする 方法は？回答
SERDESの性能では、インピーダンスの制御されたビアを設計することが重要です。1対のインピー ダンス制御ビアをデザインするには、ビアのドリル、パッド、アンチパッド、間隔を適切にデザ インしなければなりません。ビア・ドローイング・ユーティリティー（図24参照）はADSの標準ツー ルで、複雑なビア構造を作成できます。ビアの間隔、ホールの直径、パッド／アンチパッドの寸 法をレイヤーごとに入力できます。Drawボタンをクリックすると、ビアレイアウトが作成されま す（図25参照）。 図24. ビア・ドローイング・ユーティリティー。図25. 1対のビアのレイアウトおよび3次元表示。
図26. 1対のビアのTDRシミュレーション。
図27. 1対のビアのインピーダンスの検証。
ADSで電磁界解析（ADS-FEMまたはADS-Momentum）を実行して、1対のビアのSパラメータを 抽出できます。TDRシミュレーション（図26）を使用すれば、1対のビアのインピーダンス（図27） を確認できます。TDRの結果でインピーダンス不整合が確認された場合は、ビアの構造をビア・ ドローイング・ユーティリティーで再調整して、インピーダンス整合済みのビアデザインを実現 できます。
質問
伝送線路の電流リターン経路とは？回答
信号が伝送線路を伝搬すると、電流が伝送線路とその下のグランドプレーンに同時に発生します （図28参照）。赤い矢印は、伝送線路に沿ってポート1からポート2に向かって流れる電流を表して います。伝送線路の下の青い矢印は、ポート2からポート1に流れるリターン電流を表しています。 電流は完全な電流ループを構成して、信号を伝送します。リターン電流が通過する経路を、電流 リターン経路と呼びます。 図28. 伝送線路およびリターン電流。図29. 電流リターン経路の不連続部（Return Path Discontinuity：RPD）。
伝送線路とグランドプレーンの間にスロットがあると、電流リターン経路が不連続になります（図29 参照）。さらに、リターン経路が不連続になるとインピーダンス不整合が生じます。TDRシミュレー ションを使用して、インピーダンス不整合を確認できます（図30参照）。さらに、2つの伝送線路の 電流経路が図31のように重なる場合は、図32のように伝送線路間のクロストークが増幅します。 理想的ではない戻り経路で伝送線路をモデリングするには、ADSの電磁界ソルバーが効果的かつ 効率的なツールです。 図30. 戻り経路の不連続によって生じるインピーダンス不整合。 図31. スロットの周辺で重なる2つの伝送線路のリターン経路。 図32. リターン経路の重なりによって増幅されたクロストーク。 重なった戻り経路 通常の戻り経路
質問
測定ベースのチャネルモデルを作成する 方法は？回答
ベクトル・ネットワーク・アナライザ(VNA)で周波数ドメインの広い帯域幅に渡って、マルチポー トの被試験デバイス(DUT)のSパラメータを測定します。DUTとしては、例えば、ソケット、コネ クタ、ケーブル、PCBトレースがあります。Touchstone形式で保存されたDUTのSパラメータを、 ADSのチャネルモデルとして使用できます。このモデルは、確度の高い測定ベースのモデルです。 図33. VNA測定セットアップの例。 図34. ADSのS4Pコンポーネント。 Touchstoneのファイル名では拡張子を".snp"にできます。"n"はデバイスのネットワークポート数 を表します。ADSデータ・アイテム・カテゴリーのSnPコンポーネントは、Touchstone形式のSパ ラメータモデルをサポートしています（図34参照）。 VNAは、コンポーネント特性評価用の高度な測定器です。適切に校正されたリファレンスプレー ンの間でDUTを測定できます。多くの場合、VNAのリファレンスプレーンとDUT端を接続するフィ クスチャがあります（図35参照）。つまり、測定結果には、DUTとフィクスチャの影響が含まれます。図35. ケーブル(DUT)とフィクスチャの例。 図36. 4ポートのディエンベディングの例。 図37. ディエンベディング前後のDUTの挿入損失。 測定からフィクスチャの影響を除去するために、ディエンベディングを使用します。ADSでは、ディ エンベディングコンポーネントとして最大12ポートまで対応できます。図35の構成に対して図36 のようなSパラメータシミュレーションを実行して、DUTのみの特性（図37）を取得できます。 フィクスチャ フィクスチャ DUT ディエンベディング後 ディエンベディング前
質問
「ブロードバンドSPICEモデル」とは？ また、その生成方法は？回答
高速デジタルデザインでは、通常、Sパラメータを使用してチャネルおよびチャネル間のクロストー クをモデリングします。ADSトランジェントは、高度なコンボリューションエンジンを内蔵して います。ユーザーは、トランジェントシミュレーションで、直接、Sパラメータをチャネルモデル として使用できます（図38参照）。 図38. Sパラメータを使用したADSトランジェントシミュレーション。 図39. 誤ったSPICEシミュレーション結果（左）とJBERTによる測定（右）。 しかし、SPICEシミュレータでは、Sパラメータを適切に扱うことができません。Sパラメータが 広帯域でマルチポートの場合は、そのシミュレーション結果は図39のように不正確になります。 SPICEツールのトランジェントシミュレーションで使用できる正確で安定したモデルを提供するために、ADSは、Sパラメータを広帯域の等価SPICEモデルに変換できるブロードバンドSPICEモデ ルジェネレーターを備えています。
ブロードバンドSPICEモデルジェネレーターを起動するには、Tools＞SPICE Model Generator＞ Start Broadband Generatorを選択します。ブロードバンドSPICEモデルジェネレーターのインタ フェースを図40に示します。Touchstoneフォーマットまたはデータセットフォーマットで入力 Sパラメータを選択できます。次にエクスポートする出力SPICEフォーマットを選択します。サポー トされるSPICEフォーマットには、HSPICE™、SPECTRE™、SPICE2、SPICE3が含まれます。以 上で、SPICEモデルの作成を開始できます。
図41. Sパラメータと等価SPICEモデルの相関。 図40. ブロードバンドSPICEモデルジェネレーター。 生成されたSPICEファイルはワークスペースの下の"bbspice"フォルダーに保存されます。デザイ ナーは、等価SPICEモデルをデザインに組み込んでトランジェントシミュレーションを実行できま す。データディスプレイに、入力Sパラメータデータと広帯域等価SPICEモデルの相関が表示され ます（図41参照）。
質問
インピーダンス不整合の原因となる伝送線路 の構造は？回答
ADSの伝送線路モデルは、通常、シンプルな直線伝送線路のモデリングに使用されます。このよ うなモデルは使用するのが簡単で信頼できます。しかし、このようなモデルが正確なのは特定の 条件を満たす場合だけで、その条件とは、例えば、伝送線路が直線、幅／間隔が一定、同じレイヤー 上にある、理想的なグランドプレーンの場合です（図42参照）。 図42. シンプルな直線の差動マイクロストリップ。 図43. 複雑な差動ペア。 図44. スルーホールビア内のスタブ構造。 実際のPCBデザインは、多くの場合、伝送線路は図43のように複雑です。ビア、パッド、ベンド などの不均一な構造により、インピーダンス不整合が生じ、シグナルインテグリティーが劣化し ま す。 伝 送 線 路 モ デ ル で は、 こ の よ う な 影 響 を モ デ リ ン グ す る こ と は で き ま せ ん。ADS Momentum SIProのような電磁界ソルバーを使用すれば、これらの影響を加味した正確なモデル を抽出できます。 ビアには3種類あります。ブラインドビア、ベリードビア、スルーホールビアです。ブラインドビ アとベリードビアはシグナルインテグリティーは優れていますがコストがかかります。高速デザ インで広く使用されているのはスルーホールビアです。PCBの最上位レイヤーから内部信号レイ ヤーまで信号をスルーホールビア経由で伝送するときはスタブができます（図44参照）。スタブは 並列につながるキャパシタのように動作して、共振を起こします。理論的には、スタブが長いほど、 共振周波数は低くなります。 ビア ビア ベンド スロット パッドスタブ
最上位レイヤー
内部信号レイヤー
ビアのインダクタンスとキャパシタンスによって、ビアのインピーダンスが決まります。ビアと それが接続されている伝送線路のインピーダンスが同じ場合は、反射はありません。これを実現 するために、ドリル、パッド、クリアランスホールの寸法を制御します。 トレースの方向が変わるときに、インピーダンス不整合が生じます。一般的に、ベンド角が急峻 なほど、インピーダンス不連続の値は大きくなります。しかし、PCBレイアウトでトレースのベ ンディングを避けるのは困難なので、インピーダンスの変化が小さくなるように、ベンドの形状 を適切にデザインする必要があります。 すべての高速伝送線路には、伝送線路に並列なグランドプレーンによる完全な電流リターン経路 が必要です。電流リターン経路のスロットは伝送経路に対して直列インダクタンスとして動作し、 これによってシグナルインテグリティーが劣化します。また、同じスロットを共有するトレース 間のクロストークも増幅されます。 パッドの寄生容量によってもインピーダンス不整合が生じます。寄生容量は、パッド寸法、誘電率、 グランドプレーンまでの距離に依存します。パッドの寄生容量を低減する一般的な方法は、パッ ドの下にグランドプレーンを抜くことで実現できます。
質問
PCB-CAD上のレイアウトを ADSレイアウトエディターに インポートする方法は？回答
ポスト・レイアウト・シミュレーションでは、最初に、CAD上のPCBレイアウトをADSレイアウ トエディターにインポートしなければなりません。その後、電磁界シミュレーションを実行して、 SI解析を行うための広帯域のSパラメータを取得します。PCBレイアウトをADSレイアウトエディ タ ー に イ ン ポ ー ト す る に は5つ の 方 法 が あ り ま す。GERBER/DXFフ ォ ー マ ッ ト、ODB++、 CadenceTM AllegroTM BRDファイル、ADS Board Link(ABL)フォーマット、"ADSデザイン・フロー・ インテグレーション"(ADFI)の各フォーマットを利用する方法です。ここでは、そのうちの3つの方 法について説明します。GERBER
フォーマット
GERBERフォーマットは一般的なPCBファイルフォーマットです。ADSレイアウトウィンドウで、 File＞Importを選択して、"Import"ウィンドウを開きます。次に、File typeのドロップダウンリス トでGERBER/Drillを選択します。最後に、インポートするすべてのGerberファイルを選択します （図45参照）。 図45. GERBERフォーマットのPCBフルレイアウトのインポート。 図46. ODB++フォーマットのDDRネットのインポート。
ODB++
フォーマット
GERBERフォーマットの欠点は、ネット情報が含まれていないことです。そのため、PCBレイア ウト全体をインポートして、電磁界シミュレーション用にレイアウトを手作業で簡素化しなけれ ばなりません。ODB++はそれに代わる優れたPCBレイアウトフォーマットです。ODB++にはネッ ト情報だけでなく、レイヤーやコンポーネントの情報も含まれています。例えば、必要なネット を選択してインポートできます（図46参照）。図47. AllegroのADFIインタフェース。
図48. ADFIツールとネットのインポート。
ADFI
フォーマット
ADSはCadence™ Allegro™のADFIをサポートしています。ネットを選択してAllegroフォーマッ トでエクスポートできます（図47参照）。次に、ADSレイアウトエディターにそのネットをインポー トできます（図48参照）。ネット以外に、スタックアップと材料もADSに同時にインポートされます。
質問
電磁界(EM)シミュレーションをADS内で 実行する方法は？回答
ステップ1：レイアウトを準備します。コンポーネントを接続するパッドにピンを配置します（図49 参照）。 図49. ピンを含むDDRバスレイアウト。 図50. サブストレートエディターでのサブストレートスタックアップの編集。 図51. セットアップウィンドウ。 ステップ2：比誘電率、誘電正接、導電率などの材料特性を定義します。サブストレートエディター でサブストレートのスタックアップを設定します（図50参照）。 ステップ3：電磁界セットアップウィンドウで電磁界ソルバー（ADS-FEMかMomentumソルバー の選択、さらにMomentumの場合はRF、uWモードの指定ができます。）、ポート、周波数範囲、メッ シュ密度、物理モデル、境界条件などのシミュレーション条件を設定します（図51参照）。図52. シミュレーション作業管理用の"EEsof Job Manager"。
図53. データ・ディスプレイ・ウィンドウでのシミュレーション結果の確認。
ステップ4：シミュレーションを実行します。シミュレーション時間は、レイアウトの複雑さ、ポー ト数、周波数範囲に依存します。複数のシミュレーションタスクを実行して、"EEsof Job Manager" でシミュレーションの進捗を確認できます（図52参照）。
ステップ5：シミュレーションが完了すれば、データ・ディスプレイ・ウィンドウでシミュレーショ ン結果を確認します（図53参照）。
質問
ADS Momentumでピン／ポートを定義する 方法は？回答
正確な電磁界シミュレーションにはピンとポートが重要です。適切にピン／ポートを割り当てる ことが、正確かつ安定したシミュレーション結果の前提条件です。例えば、図54のようなPCBの トレースをモデリングする場合、図55のようにピンをコンポーネントのパッド上に割り当てなけ ればなりません。この例の場合、P1とP2はTxパッドに、P3とP4はAC結合キャパシタに、P5とP6 はRxパッドに配置されています。この例では、合計6個のピンがあります。 Tx Rx キャパシタ 図54. PCBトレースのダイアグラム。 図56. トップビュー。 図55. ピンの割り当て。 トレース P1 P2 P3 P4 P5 P6 グランドネット 図56は、レイアウトをトップ層（A面）から見た例です。赤色の多角形は一番上のレイヤーにあり、 緑色の多角形は一番下のレイヤーにあります。電磁界シミュレーションでは、ピンをグループ化 して、ポートとして定義する必要があります（図57参照）。この例では、P1とP2がポート1に、P3 とP4がポート2に、P5とP6がポート3にグループ化されていて、P2、P4、P6がそれぞれのポート の基準になっています。よって、シミュレーションが終了したときの最終的な結果は、3ポートの Sパラメータになります。後で、この電磁界モデルと回路コンポーネントをスケマティックで組み 合わせてSIシミュレーションを実行することができます（図58参照）。図57. ポートエディターでピンをポートに定義します。
質問
Sパラメータからパッケージの簡易RLC等価 回路を抽出する方法は？回答
Sパラメータモデルは簡単にADSで使用できます。しかし、RLCの情報ではありません。ADSでは、 SパラメータモデルをY/Zパラメータによるπ/T型トポロジ分解により等価RLC回路に変換できま す。例えば、ICパッケージの場合、通常、RLC回路を使用して特性を表します。図59の左側は簡素 化されたリード・フレーム・パッケージです。1本のボンディングワイヤーによってダイとリード フレームのピンが接続されています。図59の右側はパッケージに対する簡易な等価回路のトポロ ジーです。このパッケージの2ポートSパラメータモデルを図60に示します。成形コンパウンド
IC
ダイ
ボンディングワイヤー
リードフレーム
R
L
C
図59. 簡素化されたリード・フレーム・パッケージ（左）と等価RLC回路（右）。 図60. パッケージのリターンロスと挿入損失。 図61. ADSの式によるR/L/Cの抽出。 R、L、Cを簡単に抽出するために、以下の式を使用します。 DCで、R＝1/real(Y11) 中心周波数で、L＝imag(1/Y11)/（2×π×周波数） 中心周波数で、C＝imag(1/Z22)/（2×π×周波数） データディスプレイの式とマーカーを使用して、R、L、Cを求められます（図61参照）。図62. Sパラメータと等価RLCの比較。
質問
EMProで高速デジタル用コネクタの Sパラメータを抽出する方法は？回答
EMProは、パッケージ、ボンディングワイヤー、コネクタ、PCBインターコネクトなどのコンポー ネントの3次元電磁界(EM)効果を解析できる3次元モデリング／デザインプラットフォームです。 3次元コンポーネントは、EMProグラフィカルインタフェースでモデリングできるだけでなく、サー ドパーティーの3次元モデリングツールから3次元CADファイルをEMProにインポートできます。 図64は、EMProの3次元コネクタモデルです。 EMProでは、Sパラメータと電磁界を計算するために、時間領域差分法(FDTD)と有限要素法(FEM) を利用できます。例えば、FEMの場合、シミュレーション前に、各パーツの材料特性を入力して、ポー トを割り当てる必要があります。シミュレーションの始めの段階でメッシュが繰り返しの試行に より最適化、決定されます（図65参照）。FEMソルバーにより、結果が収束するまでSパラメータ が繰り返し計算されます。電磁界とSパラメータは、シミュレーション終了時に保存されます。 図64. EMProの3次元コネクタモデル。 サポートされるCADフォーマット。 図65. FEMシミュレーションのメッシュ。EMProは多くのポスト処理機能を備えています。例えば、3次元の色分けされた電界・磁界を表示 できます（図66参照）。モデルにおいて電磁界がどのように伝搬するのかについて有用な解析結果 が得られます。また、SパラメータをスミスチャートやXYプロットで確認できます（図67参照）。
図66. 電磁界グラフィック表示。
質問
SIシミュレーションのためにEMProシミュ レーション結果をADSにエクスポートする方 法は？回答
図68の左側は、EMProの3次元コネクタモデルです。前出の質問のように、電磁界ソルバーでモデ ルのSパラメータを抽出して、Sパラメータ（図68の右側）を表示できます。 図68. EMProのコネクタモデルとSパラメータ。 SIシミュレーション用に解析されたコネクタのSパラメータをEMProからADSにエクスポートする には、File＞Export＞Simulation Results as emModelを選択してエクスポートウィンドウを開き ます（図69参照）。その後、以下の操作を行います。1. エクスポートする"Simulation Result"（シミュレーション結果）を選択します。
2. 結果を保存する"Open Access Library"（オープン・アクセス・ライブラリ）を選択します。 3. モデルの"Cell Name"（セル名）を入力します。
4. "Create Cell"（セルの作成）ボタンをクリックして、ADSでセルを作成します。
図69. EMProでシミュレーション結果をセルとしてエクスポートする機能。
1
2
3
図70. セルにはemModelビューとsymbolビューが含まれます。 図71. コネクタモデルとその他のコンポーネントを組み合わせてSIシミュレーションに使用できます。 図72. ADSからEMProのプロジェクトをライブラリとして直接参照できます。 セルにはemModelビューとsymbolビューが含まれています（図70参照）。コネクタのSパラメータ はemModelビューに保存されます。これによって、SIシミュレーションのために、コネクタセルを、 ソース、レシーバー、集中定数コンポーネント、伝送線路モデル、Eye_Probeと組み合わせるこ とができます（図71参照）。 また、EMProの解析モデルを、ADSレイアウト上で描かれたプレナ構造物と接続された状態を解
析したい場合は、EMProのプロジェクトがADSで直接参照できるOpen Accessのライブラリとし て保存がされているため、ADSからそのライブラリを参照することで実現できます。
