Keysight Technologies IBIS-AMIモデルを使用した高速シリアルチャネルのシミュレーション

(1)

Keysight Technologies

IBIS-AMI

モデルを使用した

高速シリアルチャネルの

シミュレーション

Bob Sullivan

、

Michael Rose

、

Jason Boh

(2)

IBIS（Input/Output Buffer Information Specification）は、約20年に渡り電気系回路シミュレーションにおける必須のコンポーネントになっています。IBISモデルは多くのデザインエンジニアに知れ渡っており、その正確さと扱いやすさから、SPICEベースのトランジスターモデルの代替として使用されています。実際、多くのIBISモデルは、ベンダーの SPICEバッファーモデルのビヘイビア（動作）を単純に変換したものです。しかしながら、シリアルインタフェースのビットレートの向上に伴い、IBISモデルの限界がより深刻な問題になってきています。最新（バージョン5.0）のIBIS仕様では、従来のビヘイビアアナログIBISモデルに対しアルゴリズミックモデルという重要なコンポーネントが追加されています。ただ、これまでにも何度かミックスド・シグナル・モデル機能の追加が行われ

てきましたが、わずかな成果しか得られていませんでした。IBIS-AMI（Algorithmic Modeling Interface）は、IBISのミッ

クスドシグナルへの進化における重要なマイルストーンといえます。

本アプリケーションノートでは、まず従来のIBISモデルの利点と制限について振り返り、最新のIBISバージョン5.0にお

ける新たなAMI拡張について紹介します。さらに、Advanced Design System 2011（ADS2011）を使用して、代表的な

バックプレーンのシミュレーション方法についても説明します。

(3)

IBIS

の歴史的背景

IBISの最初のバージョンは、1993年にIBIS Open Forumからリリースされました。IBIS

モデルが普及した理由として、標準化（ANSI/EIA-656およびGEIA-STD-0001）され、広範囲に利用可能であること、その仕様が業界を代表するEDAベンダー、シリコンベンダー、機器メーカーをメンバーとするオープンフォーラムによって管理されていることが挙げられます。IBISモデルはビヘイビアモデルであるため、一般的にシミュレーション時間が高速であり、収束問題に悩む必要もありません。また、暗号化されていないSPICEのトランジスターレベルの回路モデルとは異なり、IBISモデルでは、シリコンベンダーやファウンドリーの知的財産（IP）が危険にさらされることはありません。さらに、トランジスターレベルのモデルは通常、特定のEDAツール用に暗号化されていますが、IBISモデルは、その規格をサポートする任意のEDAツールで実行することができます。ICベンダーは、 EDAツールごとにモデルの生成とサポートを行う必要がありません。IBISには優れたサポート体制も整っています。さらに、IBISモデルの表示、変換、解析用の無料ユーティリティーが数多く存在します。 IBISモデルは、バッファーのコンプリメンタリーペアの両方のトランジスターに対しI-V 曲線とV-t曲線のテーブルを適用することにより、ほとんどのIOバッファータイプと信号規格に対応することができます。立ち上りエッジと立ち下りエッジの特性は個別のテーブルで記述されています。I-V曲線は、定常状態の特性を示します。V-t曲線は、過渡現象に対するバッファーの動作を補正するものです。これらのテーブルを一緒に使用することにより、非線形動作を含むバッファーの基本的な特性が得られます。図1に示すように、基本的なIBIS電気モデルで、クランプダイオード、ダイキャパシタンス、パッケージの集中定数寄生成分を含む出力バッファーの特性を表すことができます。図1. 基本的なIBIS入力/出力バッファーモデルのスケマティック出力バッファーモデルシンプルなdV/dt V-t曲線注記：C_compは、C_comp_pullup、C_comp_pulldown、C_comp_power_clamp、 C_comp_gnd_clampサブパラメータに分割できます。注記：クランプ・テーブルに並列終端効果が含まれる場合があります。入力バッファーモデル

(4)

電源ピンには、同時スイッチングノイズのモデリングに役立つパッケージの寄生成分も

含まれています。動作特性の記述には追加のキーワードが使用できます（［Ramp］キーワー

ドによるスルーレートの特性、［Vmeas］、［Vref］、［Rref］、［Cref］キーワードによる

Tcoの負荷特性のモデリングなど）。 IBISモデルにはいくつかの固有の制限があります。例えば、入力から出力までの伝搬遅延を計算するための内部のタイミング情報はありません。また、単純な集中定数素子によるパッケージモデル（図1にL_pkg、R_pkg、C_pkgとして表示）には自己インピーダンスだけが含まれ、相互インピーダンスは含まれていません。後のバージョンのIBISで、 RLGCインピーダンス行列を定義するために外部“.pkg”ファイルをインクルードするための機能が追加されました。通常、高速シリアル解析には広帯域Sパラメータでのパッケージモデルが使用されますが、“.pkg”ファイルのパッケージモデルを提供するシリコンベンダーもあります。一般に、初期のIBISモデルではICパッケージ内のクロストークをシミュ

レートすることができませんでした。後のバージョンのIBISで、［Pin Mapping］関数で

特定の信号ピンと電源ピンを関連付けることにより同時スイッチング出力（SSO）とグラ

ウンドバウンスの影響を含めるための機能が追加されました。IBIS 4.0から、C_Comp値

をPullup、Pulldown、POWER Clamp、GND Clampの個別成分に分割できるようになり、パワー・インテグリティー・シミュレーション機能が向上しています。

図1に示すC_comp素子に関連した別の制限もあります。このキャパシタには、バッファーのダイキャパシタンスを表す目的があります。しかし、ダイキャパシタンスには周波数

依存性と電圧依存性があるため、1つの固定したC_comp値では正確に表すことはできま

せん。またC_compの実装にも、［Diff Pin］キーワードで関連付けられた2つのシングル

エンドバッファーを使って差動バッファーを構築する場合に問題があります。C_compによって差動構成のコモンモードキャパシタンスを適切にモデリングすることはできますが、ACエラーの原因となる差動モードキャパシタンスがモデリングできません。［ramp］ V-t曲線で負荷キャパシタンスを考慮しないと、C_compに関連する別の一般的なタイプのエラーが発生します。 IBISトランスミッターモデルへのプリエンファシスの追加に対し関心が高まると、別の制限が明らかになりました。C_comp値は通常、EDAツールで外部キャパシタ素子として抽

出し処理されるため、モデルがIBIS［Driver Scheduling］を使用して通常のバッファー

出力とブーストされたバッファー出力を切り替えるごとに、動的に変化させることができません。

(5)

IBIS-AMI

について

高速シリアルチャネルの複雑化に伴い増大するシミュレーションの実行時間を解決するために、新しいシミュレーション手法が登場しました。ビット時間がps（ピコ秒）のレンジまで短縮したことや、デジタル・イコライゼーション・ブロックの複雑化に伴うトランジスター数の増大により、連立方程式を反復法で解く従来のタイムドメイン・トランジェント・シミュレーションは、シミュレーション時間が非常に長くなり実用的ではなくなりました。IBIS-AMIではこの問題を解決するために、タイムドメインの重ね合わせ（ビットバイビットモード）と統計モードをサポートしています。比較的新しいこれらのシミュレーション手法は、トランジェント・コンボリューション・シミュレーションの精度を維持しながら、シミュレーションの実行時間を大幅に短縮することが可能です。 IBIS-AMIはこれまで通り、最初にチャネルの差動モードインパルス応答を求めるトランジェントコンボリューションを実行します。このステップは、極めて短時間で完了します（20∼30ユニットインターバル程度。アナログチャネルのセトリング時間によって異なります）。その後、実行速度がトランジェント・コンボリューション・ソルバに比べはるかに高速な信号処理を経て、解が得られます。これらの手法の詳細については、本アプリケーションノート後半で、詳しく説明します。また、最後に参考資料をいくつか紹介します。新たな課題としてデザイナは、マルチギガビットトランシーバーに実装された複雑なデジタル信号処理機能である、イコライゼーション、クロック・データ・リカバリー（CDR）などを評価する必要があります。最適なイコライゼーション手法を使用してチャネルの減衰と分散損失を相殺し、高ビットレートを考慮した有益なシミュレーション結果を導き出さなければなりません。図2は、代表的な高速シリアルインタフェースの構成を示しています。トランスミッター側で、データストリームがシリアライズ／エンコードされて、DSPに入力されます。同様に、レシーバー側で、ストリームがデシリアライズ／デコード後にバッファーに格納されます。フィードフォワードイコライゼーション（FFE）とデシジョン・フィードバック・イコライゼーション（DFE）、クロック・データ・リカバリー（CDR）、ビットスライシングなどの機能の実装に、DSP信号処理フィルターブロックが使用されています。アナログセクションには、バッファー動作の記述、パッケージ寄生効果、リニア・イコライザー・ステージ（一部のトランシーバー）などのその他の重要なアナログ機能があります。トランシーバーのアナログバッファーと物理チャネルにより、「アナログチャネル・モデル」が形成され、トランジェントシミュレーションでこのモデルのインパルス応答が計算されます。図2. IBIS-AMIモデルのパーティショニングトランスミッター代表的な物理チャネルレシーバーコネクタプリエンファシス FFEイコライゼーション TXバッファー終端パッケージ・モデル RXバッファー終端パッケージ・モデル AC結合再バイアスリニア・イコライゼーション CDR、Slicer FFEイコライゼーション DFEイコライゼーションスティミュラスアナログアナログ

(6)

SerDes（Serializer/Deserializer）デザイナの多くは、トランシーバーのデジタルセクションとアナログセクションを協調させてシミュレーションするために、MATLAB、 Verilog-AMS、VHDL-AMSなどを組み合わせて使用します。ICベンダーは、貴重なIPが含まれるデジタルセクションの実装に使用したアルゴリズムのリリースには、当然のことながら消極的です。そのため、チャネル全体の動作に関心を持つシステムエンジニアは、汎用のマクロモデルを使用してトランシーバーの動作をモデリングするか、MATLAB、 Keysight Ptolemyなどのツールでカスタムのアルゴリズム関数を作成しなければなりません。特定のトランシーバーデザインに関する具体的な知識がないと、この作業は困難

です。そのためIBMのHSSCDR MATLABベースのシミュレータなど複数のSerDesベン

ダーが、独自のシミュレータツールにモデルを組み込んで配布しています。ただしこのツールは、ICやEDAツールのベンダー間で相互運用することができません。 IBIS 5.0 AMIは、DSPブロックに通常実装される機能をビヘイビアレベルでモデル化します。他のミックスド・シグナル・モデリング・フォーマットとは異なり、IPがコンパイル済み実行ファイルの中に隠され、保護されており、標準化されたインタフェースを介してEDAツールにより呼び出されます。アルゴリズム関数は、WindowsベースのPC上で実

行可能DLL Dynamic Link Library（DLL）ファイルとして、LinuxシステムではShared Object（SO）ファイルとして提供されています。

IBIS-AMI

シミュレーションの要件

IBIS-AMI 5.0で使用されるシミュレーション手法は、アナログチャネルが線形で時間と

共に変化しないという仮定に基づいています。LTI（Linear and Time Invariant、線形時不

変）という前提により、高速フーリエ変換（FFT）を使用した、チャネルの周波数応答からインパルス応答への正確で効率的な変換が可能になります。さらに、入力から出力への伝達関数が、畳み込み積分 y（t）＝（xt）* h（t）によりインパルス応答から導出できます。送信ビットストリームは、畳み込み積分されたインパルス応答の特性が適用され、レシーバー入力端における信号を再現します。結果としてRxでの波形は、これらビットの重ね合わせをすることで、アイパターンの表示に使用されます。チャネル内のパッシブなインターコネクト素子は通常LTIですが、IBISのTxバッファーテーブルは非線形特性を持つ場合があります。またCMOSバッファーでは、インピーダンスも時間変動することがあります。Txイコライゼーションタップの設定がバッファーの線形性にも影響を与える場合があります。IBISでいくらLTIであるという要件が規定されていても、単に前提とするだけではなく、シミュレーション結果の信頼性を高めるために

テストを行う必要があります。現在、NLTV（Non Liner Time Variant、非線形時変動）な

バッファーの動作を処理するための方法が、IBIS Advanced Technology Modeling Task

Groupで議論されています。（例えば、リドライバー、リタイマー、光リンクなどのチャネル内に挿入されるリピータチップのモデリング）

(7)

シミュレーションフロー

IBIS-AMIモデルの機能と制限を理解するには、IBIS-AMIモデルがシミュレーションツールと共にどう処理されるかについて理解することが重要です。IBIS-AMIでは2つの重要なシミュレーションフロー手法をサポートしています。1つは重ね合わせ（ビットバイビット）手法を使用したタイムドメイン・シミュレーション、もう1つは統計シミュレーションです。2つの手法の性能と精度はほぼ同じですが、それぞれの手法には個別の制限もあります。例えば、アルゴリズムモデルはタイムドメイン・シミュレーションにおいては NLTVイコライゼーション動作に対応できますが、統計シミュレーションではLTIイコライゼーションモデリングが必要です。また、一部のEDAツールでは、統計シミュレーション時のジッタモデリングの実装方法が異なります。タイムドメイン・シミュレーションの場合、Txジッタはスティミュラス波形に追加されます。統計シミュレーションの場合、一部のEDAプラットフォームでは、Txジッタがレシーバー出力で後処理されるものもあります。（ADSはタイムドメイン・シミュレーションと統計シミュレーションで同じTxジッタ処理を適用しています。後処理でのTxジッタの追加は、チャネルによるジッタの増幅が考慮されません）。議論をシンプルにするために、下の図3に示される各要素は、理想的な電気的インタフェース（出力インピーダンスがゼロ、入力インピーダンスが無限大）で構成しています。 IBIS-AMIでは、標準化された複数のインタフェースがEDAツールとの間に定義され、インパルス応答と波形データを受け渡しています。IBIS-AMIの初期バージョンの5.0リリースにはいくつかの重要な問題があり、不必要に複雑化されたモデリングシナリオが含まれていました。BIRD 120では、改善したシミュレーションフローにより、これらの問題に対応しています。ここではBIRD 120フローについてのみ説明します。キーサイト・テクノロジーのADSを含め、既に多くのEDAツールベンダーが新しいフローを実装しています。前述のように、IBIS-AMIでは2つの基本的なシミュレーションフローがサポートされています。LTIイコライゼーションアルゴリズムを使用するモデルのための統計シミュレーションフローと、非線形かつ時間変化するイコライゼーションが可能にするタイムドメイン・フローです。どちらの場合も、IBIS-AMIのシミュレーションは、タイムドメインでのチャネルのインパルス応答の評価から開始します。これは通常、トランスミッターのアナログバッファーでヘビサイドのステップ関数を生成し、レシーバーのアナログバッファーで応答を変換（ステップ応答の1次導関数からインパルス応答を計算）することにより行います。アナログチャネルのインパルス応答（IBIS-AMIの用語ではhAC（t）と表記）を用いて、 IBIS-AMIシミュレーションはモデルのフィルタリング機能（イコライゼーション）の処理を行いますが、タイムドメイン手法と統計手法ではその処理方法が全く異なります。図3. IBIS-AMIの統計フローとタイムドメインのリファレンスフロー統計シミュレーションの処理クロックアナログ波形チャネルのインパルス応答を取得 EDAツールからのスティミュラス EDAプラットフォーム Rxデシジョン・ポイント＊T、Fの場合のコンボリューションの計算（モデルがこの組み合わせをサポートする可能性はほとんどありません）

(8)

統計シミュレーション処理の場合、図3のステップ1∼3に示されたブロックだけが使用されます。ステップ1でアナログチャネルのインパルス応答が生成され、TxのAMI_Init（）関数とRxのAMI_Init（）関数に渡されます。通常、このコールでインパルス応答に信号処理が適用され、その適用された応答が出力されます。これらの処理関数は、図3でhTEI（t）と hREI（t）として示されています（Init_Returns_Impulse設定が偽（F）の場合、コールで入力応答が変更されず渡されます）。最終的にEDAツールが、標準的な統計シミュレーションプロセスを用いてRxのAMI_Init（）コールからのフィルターが適用された出力を処理します。 AMI_Init（）関数とAMI_GetWave（）関数のさまざまな組み合わせを使用すると、タイムドメインで処理するための組み合わせが複雑化します。前述のように、タイムドメイン・シミュレーションにより、NLTVイコライゼーションの動作をモデリングできるようになります。タイムドメイン・シミュレーションでは、特定のビット・スティミュラス・パターンが適用され、フィルター処理されたアナログ（およびクロック信号）波形が出力されます。BIRD 120タイムドメイン処理のリファレンスフローは、図3のステップ1∼8に示されています。統計シミュレーションのリファレンスフローを使用する場合と同様に、タイムドメイン処理は、アナログチャネルの応答の評価から始まります。アナログチャネルの応答は、いくつかのクロストークアグレッサー（クロストーク源）を加味したインパルス行列にまとめられ、TxのAMI_Init（）関数に渡されます。図3からAMI_Init（）コールかAMI_ GetWave（）コールでイコライゼーション処理が行われます。ただし、NLTVアルゴリズムをサポートできるため、AMI_GetWave（）でイコライゼーション処理を適用することをお勧めします。AMI_Init（）関数が実行された後、EDAツールによりステップ4と5でスティミュラス波形にTxのAMI_GetWave（）関数が適用されます。モデルのTxのGetWave_ Existsが偽（F）の場合は、ビットストリームb（t）が変更なしにステップ6に渡されます。そこでAMI_Init（）コールで実行されるフィルタリング（IBIS-AMIでは、TxまたはRxに対して、それぞれhTEI（t）またはhREI（t）と呼ばれます）によって畳み込み演算することができます。 TxのGetWave_Existsが真（T）の場合は、TxイコライゼーションがTxのAMI_GetWave（）関数内で行われます（イコライゼーションが二重処理されないように、TxのAMI_Init（）コールからのhTEI（t）フィルタリングは使用されなくなります）。 RxのGetWave_Existsパラメータが真の場合、ステップ7でRxイコライゼーションが適用されます。追加の処理と表示のためアナログ波形がEDAツールに出力されます（IBIS-AMI では「Rxデシジョンポイント」という用語が使用されます）。また、RxのGetWave_ Existsパラメータが真で、関数がパラメータに対応している場合、モデルのCDRセクションからのクロック信号をツールに出力することができます。例えば、ADSは、正確なアイマージン測定を行うために、クロック出力を使用してアイの密度および等高線（Contour）プロットを行います。ただし、図3に示すフローは、TxとRxのInit_Returns_ Impulseパラメータが真であることを条件としています。さまざまなフローシナリオは一見すると紛らわしく見えますが、モデルがInit_Returns_

(9)

上述のように、IBIS-AMIには、モデルの機能を伝えるためにいつくかのIBIS［Reserved_ Parameters］が用意されています。これらは真または偽として定義されています。 –Init_Returns_Impulse：モデルのAMI_Init（）関数がフィルター処理された応答を返すことができることを示します（図3のリファレンスフローでステップ2および3として表示）。 – GetWave_Exists：モデルがAMI_GetWave（）関数をサポートすることを示します（図3 のリファレンスフローでステップ5および6として表示）。GetWave_Existsが偽の場合、Init_Returns_Impulseは真である必要があります。 – Use_Init_Output：現在はサポートしていません。サポートされているのはバージョン 5.0（BIRD 120）までです。

2つの基本的な処理の組み合わせとして、AMI_Init（）のみと、AMI_Init（）とAMI_GetWave

（）の両方があります。TxモデルとRxモデルは独立しているため、通常のEDAツールがサポートできる処理シナリオは4つです（Init_Returns_Impulseが常に真で、RxとTxに対してGetWave_Existsを真または偽にできるという前提に基づきます）。ADSでは、Txの GetWave_Existsが真でRxのGetWave_Existsが偽というまれなケースはサポートしていません。

IBIS-AMI

のファイル構造

IBIS-AMIモデルに使用されるファイル構造は非常にシンプルです。従来からのASCIIテキストの<モデル>.IBSファイルには、アルゴリズム実行ファイルを参照するための複数の新しいキーワードが含まれています（IBIS v5.0仕様のセクション6cと10を参照してください）。アルゴリズム共有ライブラリファイル、AMIパラメータファイル、オペレーティングシステム固有のPlatform_Compiler_Bits宣言へのポインタは、キーワード［Algorithmic_Model］の下で指定します。Platform_Compiler_Bitsは、共有ライブラリファイル（Windows OSの場合は通常.DLLフォーマット）用のオペレーティングシステムとコンパイラを定義します。エントリではOSが32ビットと64ビットのどちらであるかも定義します。IBISパーサはOSバージョンを確認しますが、実行ファイルに互換性のないバージョンがあると、一部のEDAツールで問題が発生する可能性があります（互換性を再度チェックする必要があります）。IBISは、複数のオペレーティングシステムを実行可能な共有ライブラリによりサポートしています。対象のモデルでサポートされるすべてのバージョンが、［Algorithmic_Model］キーワードの下にリストされます。1つのトップレベル<モデル>.IBSファイルが、TxアルゴリズムファイルとRxアルゴリズムファイルを参照します。

IBISアルゴリズム・パラメータ・ファイルは、AMI拡張子を持つシンプルなASCIIテキス

トファイルです。パラメータファイルには、2つのセクションがあります。最初のセクションには、Init_Returns_Impulse宣言、GetWave_Exists宣言など、標準化されたモデルの機能を定義する［Reserved_Parameters］がリストされます。ファイルを編集して、Tx_ Jitter定義、Rx_Clock_PDF定義などのパラメータを追加できます。2番目のセクション（オプション）は、イコライゼーション、CDR、信号スイングなどのモデル固有の設定を制御するもので、キーワード［Model_Specific］の下にリストされており、シミュレーションパラメータを実行ファイルに渡すために使用されます。これらのキーワードの下にリ

ストされるパラメータの使用は、引数in、out、inout、infoによって制御されます。すべ

てのIBISファイルは同じディレクトリに存在すると仮定されているため、EDAツールは

(10)

シミュレーショントポロジーの構築

以下のセクションでは、代表的なバックプレーンシステムのシミュレーションの各ステップについて説明します。IBIS-AMIモデルの追加とその設定方法を示します。モデルの設定がパラメータ化可能なため、イコライゼーション設定をバッチ処理で最適化することができます。前述したIBISパッケージモデルの制限は、ギガビット・データ・レートではさらに深刻になります。ほとんどのシミュレーションユーザーは、IBISのパッケージ寄生効果または IBIS .PKGモデルを使用する代わりに、ICベンダーによって提供される外部Sパラメータモデルを選択し、そのモデルをパッシブ・チャネル・モデルに統合しています。この場合、 IBISモデルのパッケージ寄生成分エントリを必ず無効にしてください。ADSなどの一部のEDAツールには、.IBSファイルを編集しなくてもこれを無効にできる選択があります（図4を参照）。実際には、以下のシミュレーションで使用されるVirtex6 IBIS-AMIモデルでは、このエントリがデフォルトでオフになっています。図4. IBISパッケージ寄生効果を無効にする代表的なバックプレーン・チャネル・トポロジーとして、以下のシミュレーション例を作成しました。コネクタとビアは、フルウェーブ電磁界（EM）ソルバで作成され、DC∼ 20 GHzの周波数レンジをカバーする12ポートTouchstoneモデルです。3ペアの差動線路すべてが、クロストークの影響をモデリングするために結合が考慮されています。トレースは、ADS MultiLineエレメントを使用しています。これにより周波数依存の誘電損失がモデリングされます。ADS Multilineモデルには、導体の表皮効果と表面粗さによる表皮効果の影響も考慮されています。

(11)

IBIS-AMI

モデルの設定

ADSでのIBIS-AMIモデルの追加は簡単です。この例では、Virtex 6 GTX IBIS-AMIトラン

シーバーモデルが使用されています。DLLを含むすべてのモデル・ファイルが、ADSのプロジェクト（ワークスペース）のdataフォルダにあります。IBIS-AMIのTxシンボルとRxシンボルが、図5のトポロジーダイアグラムに示すように配置されています。Txモデルは、ピンタブの下の［Model Selector］キーワードで指定された出力スイングが適用されます。この方法は多少紛らわしいかもしれません。出力設定ごとに個別の<モデル>.AMIファイルが存在するため、ファイルを手動で変更（例えば、ジッタステートメントを追加）するには、どのファイルを選択したかを覚えておくか、ステートメントをすべてのTxモデルファイルに追加する必要があります。Virtex 6 GTXモデルでは、各出力スイングモデルに固有のV-Iテーブルと［ramp］エントリが含まれています。

図6に示されるAMIタブには、IBIS［Reserved_Parameters］ヘッダの下にこのモデルで

サポートされている規格の属性のリストがあり、IBIS［Model_Specific］キーワードの

下にこのモデルの固有アイテムのリストがあります。この例では、Tx_Jitterステートメ

ントが、IBIS v5.0仕様で記述された構文を使用してモデルに手動で追加されています。

ADS Batch Simulationコントローラーを使用して設定を掃引するために、Txイコライ

ゼーションパラメータがユーザー変数に割り当てられています。TXDIFFCTRLで使用するTxモデルを選択し、AMI_Getwave（）コールが<モデル>.IBSファイルで宣言された所望のV-I、V-tテーブルの参照するように指定します。図6に示されるPRBSタブとエンコーダタブは、タイムドメイン・シミュレーション用のビット・ストリーム・スティミュラスを設定します。この例では、スティミュラスが8b/10bエンコード、8ビットPRBSパターンとして設定されています。ユーザー設定によるビットシーケンスまたはビットファイルも使用可能です。タイムドメイン解析のタイムステップを設定するためのチェックボックスにも注意してください。タイムステップが小さいほど、電気的な機能を高精度でモデリングできますが、シミュレーション時間が長くなります。この例では、チャネル・シミュレーション・コントローラーのコンボリューションに合わせて設定が行われています。図6. ADS IBIS-AMIのTx設定

(12)

IBIS-AMIのRxモデルの設定（図7を参照）は、Txモデルに使用したプロセスとほぼ同じです。十分に時間をかけて設定オプションを理解することが重要です。この例で使用されるVirtex 6 GTXモデルに対して、Xilinx社ではアプリケーションノートUG366で詳細なトランシーバー設定情報を提供しています。このトランシーバーには、連続時間リニアイコライゼーション（CTLE）ステージと、手動または自動のアダプティブイコライザー（DFE）機能が含まれています。この例では、チャネルが比較的低損失であるため、CTLEやDFE は不要です（使用しないことをお勧めします）。RXEQMIXパラメータとDFETAPOVRDパラメータを使って適切なオーバーライドが設定されています。終端オプションもアプリケーションに合わせて適切に設定する必要があります。 Rxモデルを使用することで、チャネルシミュレーションでIBIS-AMIモデルを使用する本質的な利点がわかります。IBIS-AMIを使用した場合は、通常、シミュレーション結果にレシーバーの内部利得ステージの影響が含まれます。従来、レシーバーモデルでは負荷効果の特性評価だけが行われてきました。したがって、レシーバーへの入力で測定されたシミュレーションのアイ開口は、内部のデジタイザで見る実際のアイ開口と必ずしも一致していませんでした。通常、ユーザーにはアナログ・フロント・エンドの詳細が見えないため、それらの影響を考慮することができませんでした。以前は、GTXトランシーバーのエミュレーション用としてADSビヘイビアトランシーバーを使用しようとした場合、公開されている周波数応答プロットを基にカーブフィッティングを行い、極／零点を抽出し、外部でCTLEをモデリングする必要がありました。 IBIS-AMIモデルでは、CDRをRxモデルに含めることができるため、ビットのサンプリングポイントをモデリングすることができます。その結果、CDRのフェーズ・ロックド・ループ（PLL）を介したRxジッタ（正弦波ジッタ、周期ジッタなど）の影響をモデリングできます。ADSは、RxのAMI_Getwave（）コールのビットストリーム出力に対し、自動的に最適なサンプリングレートを調整します。

(13)

このトポロジーでは、最初はクロストークアグレッサーなしのチャネルで、1 %のランダムジッタをトランスミッターモデルに追加した設定にします。この設定で、統計シミュレーションモードを使用して複数のTxのイコライザーと出力スイングの設定を掃引します。着目するビット・エラー・レートを基準にしてアイ開口を評価します。この例では、中程度の量のイコライザーのみの設定が良さそうです。−2.5 dBのイコライザーを使用すると、図8の結果は10e-12のBERで優れたマージンを示します。

（アイのプロットには、BER 10e-12の等高線とVirtex 6 GTXレシーバーのしきい値を表

すマスクも含まれています）。図8. −2.5 dBのTxイコライゼーションの場合のアイの密度プロットとバスタブプロット図9. アイ開口を最適化するためのTxイコライゼーションの掃引図9に、トランスミッターイコライゼーションの20種類の設定の組み合わせに対する、垂直方向と水平方向のアイ開口のプロットを示します（TXPOSTEMPHASISインデックスとデエンファシスの大きさ（dB単位）との対応関係については、Xilinx UG366トランシーバーガイドを参照してください）。ポストカーソル・ディエンファシス・インデックスが 14（−2.5 dB）、プリカーソルディエンファシスが0 dBの場合に最良の結果が得られます。これらの設定を後のシミュレーションに使用します。図8のアイの密度と等高線プロットから、このシミュレーション例で使用している比較的損失の低いチャネルに対しては、出力スイングが大きすぎることが明らかです。この後のシミュレーションでは、出力スイングを小さくします。出力を下げることで、クロストークと電磁波障害（EMI）雑音レベルの低下が図れます。

(14)

クロストークソースの追加

図10に示すIBIS-AMIのクロストークトランスミッターは、相対的な位相とビットパターンを独立して調整できる点を除いて、IBIS-AMIの標準トランスミッターモデルと同じです。このシミュレーション例では、0度のワーストケースの位相差が使用されます（すなわち、同期クロストーク）。それ以外の設定はトランスミッターと同じです。発生するクロストーク雑音が大きくなるよう、クロストークトランスミッターは、レシーバー近端でのアグレッサーとして配置されます。前のシミュレーションで示された結果に基づいて、ドライバー差動出力のスイングを665 mVに減少します。前と同様に、ポストカーソルディエンファシスを−2.5 dBに設定し、.01UI（1 %）のランダムジッタをトランスミッターに追加しています。図10. 受動終端をIBIS-AMI NEXTクロストークトランスミッターと交換図11に、クロストークドライバーを追加した場合のシミュレーション結果を示します。 16:1を超えるS/N比から、出力スイングがまだ少し大きいことがわかります。バスタブプロットから、着目するビット・エラー・レートである10e-12で、水平方向のアイ開口は0.805 UIであることがわかります。

(15)

さまざまな動作環境において適切なマージンを得るために、プロセス／電圧／温度（PVT）

のばらつきの影響を加味した状態でトポロジーをシミュレーションしています（図12）。

通常IBISモデルは、最小（slow-weak）、最大（fast-strong）、および代表値のPVT特性を

持ちます。理想的には、出力バッファーモデルに、この3つのケースそれぞれに対する独立したV-IテーブルとV-tテーブルを用意します。さらに、モデルのC_comp値にも個別の値を用意します。レシーバーモデルの記述で［receiver threshold］キーワードの下に Vth_minとVth_maxのエントリがある場合は、ロジックのしきい値も変動することになります。図12. 最小、最大、高速、低速コーナーのアイ開口これらのシミュレーションから、IBIS-AMIチャネルシミュレーションのセットアップの容易さと高速なシミュレーションによる、特定のトポロジーにおいて効率的に最適化を可能にする例を示しました。IBIS-AMIモデルにより、レシーバーのアナログ・フロント・エンドを介して精度の良いマージン評価を行うことで、レシーバーの入力ステージのモデリングが可能になります。コーナ最小最大高速低速アイの高さアイの幅

(16)

IBIS

の今後の改善

IBIS仕様の次期のバージョン5.1のリリースでは、モデリングの精度と機能においていく

つかの重要な改善が検討されています。改善には、以下が含まれます。

– BIRD 116、IBIS-ISS（Interconnect SPICE Sub-cirsuits）。トレース、コネクタなど

のインターコネクト構成要素のモデリングに使用される、一般的なSPICEのサポー

トを追加します。サポートされるSPICEには、理想的な伝送線路モデルと損失のあ

る伝送線路モデル（U-elementとW-element）、Sパラメータモデル、SPICEソース（E、

Gなど）などが含まれます。回路記述は、［external model］または［external circuit］キーワードから参照される標準のSPICE .subcktエレメントラッパに組み込

まれます。BIRD 125は、［Define Package Model］キーワードの下にパッケージモ

デルを追加するためにIBIS-ISS手法を使用します。ICベンダーがそれぞれの

IBIS-AMIデバイスモデルに広帯域パッケージモデルを統合し始めることが予想されます。

– BIRD 120、IBIS-AMIフローの補正。バージョン5.0のアルゴリズムフローの問題を

修正します。LTIおよび非LTIサポートをより明確化します。また、［Reserved_

Parameter］キーワードの下のUse_Init_Outputオプションを削除して、可能なモデル・サポート・オプションの数を少なくしています。 – BIRD 122、アナログバッファーの広帯域アナログモデリング。[model］キーワードの下のIBISモデル・アナログ・バッファーの特性評価用に提供された機能を改善します。広帯域Touchstoneモデルまたは等価回路（R-C）を[Reserved_Parameters］キーワードの下で参照できます。本書作成時点では、BIRD 122の採用は却下されており、その新バージョンが再提出され検討される予定です。 – BIRD 123、ジッタ、雑音、クロックにおける新たなモデリングパラメータ。この BIRDは、TxデバイスとRxデバイスでのジッタモデリングを大幅に拡張します。バージョン5.0のパラメータTx_Jitterが、コンポーネントTx_RJ、Tx_SJ（およびTx_SJ_ Frequency）に分割されています。また、Tx_DCDフォーマットが再定義されました。バージョン5.0のパラメータRx_Clock_PDFが、パラメータRx_Clock_Recovery_RJ、 Rx_Clock_Recovery_SJ、Rx_Clock_Recovery_DCDに置き換えられています。さらに、便利なパラメータRx_Clock_Recovery_Meanが別に定義されました。このパラメータは、リカバリークロックとアイサンプリング中央値間の固定オフセットを表します。

もう1つのイニシアティブが現在、IBIS Advanced Technology Modeling Task Groupで

討論されています。このイニシアティブは、トレーニングパターンによるTxイコライゼー

ションを最適化するための、そのパラメータと方法を定義します。10GBase-KR、PCIe

Gen 3などのさまざまな規格が、トランスミッターイコライゼーションにおいてこの方式を採用しています。トレーニングパターン、バック・チャネル・プロトコル、タップ係数の形式などに対するパラメータを定義する拡張も行われます。

(17)

まとめ

IBISバージョン5.0は、IBIS仕様の長い成功の歴史において重要なマイルストーンです。 IBISバージョン5.0には最新のシミュレーション手法が採用され、アルゴリズムに基づいたイコライゼーションとCDRモデリングのサポート、およびクロストークとジッタのモデリング機能の追加が行われています。大規模かつ複雑なチャネルのシミュレーションが高速化され、イコライゼーション係数などのパラメータをすばやく最適化することができます。EDAツールセット間の相互運用を可能にするデザインと、コンパイル済み実行ファイルにより貴重なIPが保護されるという利点から、主要ICベンダーへの急速な広まりが予想されます。シミュレーション例で示したように、IBIS-AMIモデルをシステムシミュレーションのワークフローに簡単に統合できますが、シミュレーションエンジニアは、特定のモデルセットの機能と制限を慎重に調査する必要があります。準備なしに使用できるわけではありません。時間をかけてモデル（およびモデルが表すトランシーバー自体）を完全に理解することにより、システムシミュレーションの精度と効率が向上します。特にビットレートが高い場合や、非常に損失が大きいチャネル要素、または共振を起こす要素を使用する際に、精度の良いシミュレーションを行うためには、特定のIBIS-AMIモデルの制限を知り、十分にチェックすることが重要です。非線形バッファーがモデリングされている場合は、精度にかなりのばらつきが生じる可能性があることを念頭に置く必要があります。いくつかの重要な改善が予定されています。BIRD 120および123は大幅に改善されます。加えて、電源供給ネットワーク（PDN）とSSOモデリング機能の追加や改善についても多くの動きがあります。本書では特に触れませんでしたが、IBISバージョン5.0でも既にこれらの改善のいくつかが実現されています。詳細については、バージョン5.0のGate

Modulation Effectsテーブルサポート［ISSO_PU, ISSO_PD］とBIRD95からの［Composite_Current］キーワードを参照してください。これによりプリドライバ電流の

定義が可能です。

IBIS

のリソース

– IBISオープンフォーラム：

http://www.eigroup.org/ibis/specs.htm

– IBIS Advanced Technology Task Group：

http://www.eda.org/pub/ibis/macromodel_wip/

– IBIS Quality Task Group：

http://www.vhdl.org/pub/ibis/quality_wip/

– IBIS 5.0仕様：

http：//eda.org/pub/ibis/ver5.0/

– IBIS Cookbook（v4.0）：

http://www.eda.org/ibis/cookbook/cookbook-v4.pdf

– IBIS Golden Parser：

http://www.eda.org/ibis/ibischk5/

– IBISアクティブBIRD：

(18)

参考資料

1. Anthony Sanders, Mike Resso and John D. Ambrosia. Channel Compliance Testing Utilizing Novel Statistical Eye Methodology, DesignCon 2004. 2. Chad Morgan, Tyco Electronics.Validation of Quasi-Analytical and Statistical

Simulation Techniques for Multi-Gigabit Interconnect Channels. 3. IBIS（I/O Buffer Information Specification）, Version 5.0, August 29, 2008. 4. Predicting BER with IBIS-AMI, DesignCon, Feb. 4, 2010.

5. R. Mellitz, M Tsuk, T. Donisi, and S. Pytel, Strategies for coping with non-linear and time variant behavior for high speed serial buffer modeling, DesignCon 2008. 6. Walter Katz, Mike Steinberger, and Todd Westerhoff.IBIS-AMI Terminology

Overview, 2009 IBIS Summit.

7. Virtex 6 FPGA GTX Transceivers User Guide, UG366（v2.5）, Jan. 17, 2011. 8. IBIS Modeling Cookbook for IBIS Version 4.0, The IBIS Open Forum, Sept. 15,

2005.

9. Rigorous Modeling of Transmit Jitter for Accurate and Efficient Statistical Eye Simulation, DesignCon 2010.

著者の経歴

Bob Sullivan氏は、Curtiss-Wright Controls Electronic Systems社のEngineered PackagingのCTOです。責任者としての立場から、業界のテクノロジーの動向をいち早

く捉えて、製品ラインの技術的な方向性を定め、Curtiss-Wright社の主要顧客が抱える

問題を解決するための技術的な手法を決定しています。OpenVPX、VITA/VSO、PICMG

技術規格委員会に積極的に参加し、現在VITA 68 VPX Compliance Channelワーキング

グループの議長を務めています。最近OpenVPX Development Chassisチームの議長も

務めました。Sullivan氏は、高性能測定器／システムのデザインを30年以上手掛けており、

高性能システムのデザインで多数の特許を取得しています。技術論文や雑誌記事も数多く執筆しています。

Michael Rose氏は、Curtiss-Wright Controls Electronic Systems社でシグナルインテ

グリティー解析を専門とする主任技師です。Michael氏は、30年以上アナログおよびデジタル機器のデザインと開発に従事しており、パワーデバイス／システム、組み込みマイクロプロセッサボード、ネットワークプロセッサおよびラインカード、システム管理および保護デバイスなど、カスタムアナログ／デジタルデバイスの開発を担当しています。詳細については、以下のウェブサイトをご覧ください。

(19)

0000-00DEP

www.keysight.co.jp 19 | Keysight | IBIS-AMIモデルを使用した高速シリアル・チャネルのシミュレーション - Application Note

myKeysight

www.keysight.co.jp/find/mykeysight

ご使用製品の管理に必要な情報を即座に手に入れることができます。

www.axiestandard.org

AXIe（AdvancedTCA®_{Extensions for Instrumentation and Test}_）は、

AdvancedTCA®_{を汎用テストおよび半導体テスト向けに拡張したオープン規格} です。Keysightは、AXIeコンソーシアムの設立メンバです。 www.lxistandard.org LXIは、Webへのアクセスを可能にするイーサネットベースのテストシステム用インタフェースです。Keysightは、LXIコンソーシアムの設立メンバです。 www.pxisa.org

PXI（PCI eXtensions for Instrumentation）モジュラ測定システムは、PCベースの堅牢な高性能測定／自動化システムを実現します。

www.keysight.com/go/quality Keysight Technologies, Inc. DEKRA Certified ISO 9001:2008 Quality Management System

契約販売店

www.keysight.co.jp/find/channelpartners

キーサイト契約販売店からもご購入頂けます。お気軽にお問い合わせください。