論理システムの実装設計自動化
プログラムの開発
水原登
湯沢文悟
伊藤誠
（昭和48年8月31日受理）Development of Computer Aided Implementation
System for Logical System
NoboruMIZUHARA BungoYUZAWA MakotoITO
Synopsis Computer aided implementaion system for logical system is developed． By this system， any one can design I． C． circuits without physical knowledge of I， C。 This system has module expression as its input and makes wire list between I． C． pins as its output． This system is a part of LORAN system which can handle higher logical system discription language as its input．
はじめに
論理システムの設計自動化を目的とし，IC（集積回 路）に組込まれた論理機能と一対一・に対応するモジュ ール表現より，IC間のピソ接続情報に変換するプロ グラムシステムを開発したので報告する1）・2） 1． 実装設計自動化システムの開発目的 実装設計とは，実在するICの機能単位で記述され た論理システムから，製造に必要な情報を導出するこ とである。’ただし，ここでは製造に必要な情報とは， 必要なIC等の構成要素と，要素間の結線情報のこと をいう。“ICの機能単位での記述”とは，たとえぽ， 各種ゲート，FF（フリップ，フロップ），カウソタ等 一つのICで実現される論理素子を用いて記述された 論理回路図のことである。これに，実装設計が施され ると，ICとそのピン間の接続のみで記述された，製 造用の論理回路図に変換される。 図一1に実装設計の例をあげる。同図（a）は，二つの NANDゲートを用いて論理設計されたラッチ回路で ある。これを，ICを用いて実装するには，まず， NAND 一S 一R 5V （a）機能単位の論理回路 Q 一Q （b）実装された論理回路 図一1実装設計の例7GND
昭和48年12月 山梨大学工学部研究報告 第24号 ゲートを組込んだIC（たとえぽ， T．1．社のSN7400） をさがし，そのピン構成を知る。つぎに（a）の回路を， IC間のピン接続に翻訳し直すと共に（同図（b）），電源 を接続する。さらに，特定のゲートに許容以上の負荷 をかけていないか，スイッチソグ速度は設計の条件を 満たしているか，必要な電源の容量等を確認する。 このような作業をすべて人手で行なうのははん雑で あるし，誤設計も生じやすい。そこで，ここでは，こ の実装設計を計算機により自動的に行なうプPグラ ム・システムを開発し，小規模な実用回路（2進乗算回 路等）に適用して，その効果を確認したので報告する。 2． シンテムの概要 システムは，図一2に示されるように，二つのプログ ラムから構成される。一つは，ICに代表されるモジ ュールの実装情報を，カードから読みとり，登録・編 集して，マガジソ（MT）に記憶するプログラムであ る （図一2，0参照）。使用するすべてのモジュールの 実装情報を，このプログラムを用いて，・一一”一度マガジン に登録しておかなけれぽならない。 他方のプログラム（図一2の⑱，◎，⇔）は，実装設 計を行なう。まず，論理設計した回路図に1対1に対 応するモジュール表現＊をカードまたは，マガジソか ら読み込み，⑬でモジュール表現を内部表現に変換し た後，◎で実装情報ファイルに記憶されているモジュ ールの実装情報を用いて，各モジュールにICを割り つけ，接続するピソを決定し，最後に，⇔で◎の結果 をまとめて編集し直した結線表を出力すると共に，入
モ頴’モ・ゴル捌
’モジュール表現◎
→内部表現 ◎ 結線表作成 ◎ 入出力解析 実装情報 記 述実璽報録④
実装情報 フアイル 図一2実装設計自動化プログラムシステム ＊ 3節以後で詳説する 出力の負荷解析を行なう。NC（数値制御）による自 動ラッピソグ装置があれば，この結線表をテープに出 力することにより，論理システムの自動製造が可能で ある。 3． 実装情報の登録 3．1 実装情報の記述 基本的な論理機能（AND， OR， NAND，カウンタ， FF等）に対して，それを行なうICが種々提供され ている。そのICを利用するための仕様が，ここでい う実装情報のことである。すなわち，ある論理機能に 対し，どのICをどのように使用したらよいかを記述 するのが，ここでの目的である。記述法を例をあげて 説明する。 例3−1tBEGIN MODULE
’LEVEL O 「MODULE NAND2（A， B／C）tNAME SN7400
’SIZE 14DIP ’ POWER（14， GND，12／7，5V，12） ’PINCN（1．1，2．1／3．10） 1 （4．1， 5．1／6．10） 1 （10．1， 9．1／8．10） 1 （13．1， 12．1／11．10）c QUAD 21NPUT TTL NAND GATE
c COST 100YEN
’END MODULE
記述は， （1） （2） （3） （4） （5） （6） （7） （8） （9） ㈹ ⑪ （12） a3） FORTRANのプログラムと同じであり， 各文は7コラムより記述を開始する。空白は任意の位 置に挿入してもよい。コメソト指定，継続行指定もFORTRANと同様である。
例3−1は，2入力NANDを四ヶ実装したT．1．社
のIC SN7400を記述した例である。（図一1（b）参照）記述全体は，’BEGIN MODULE（第1行）で始ま
り，tEND MODULE（第13行）で終了する。第2行
目のtLEVEL Oは将来の拡張にそなえたものであり，説明は省略する。3行目の’MODULEはモジュール
文と呼ぶものである。これは，このICの機能を暗箱 形式で記述したものであり，図一3のブロック図に対応 する。すなわち，NAND2が，箱の機能をあらわし， A，Bは入力， Cは出力である。モジュール文につい ては，4節で詳しく述べる。4行目の’NAME SN7400は，このICの製造メー
カの型番であり，発注するときの名前となる。A
B
NAND2C
図一3NAND2（A， B／C）の図表現 G N K、 QI Q， D K、 Q、 Q、 J，， 16 15 14 13 12 11 10 9D
lL＿ 「 11 1 2 3 4 5 6 7 8 T 5行目はこのICのパッケージ形成 を示す。 14DIPは，14ピソのDual In Line Packageであることを示す。 6行目は，電源の接続と必要な容量 を示す。例の場合，14ピソを接地（G ND）し，7ピンに5Vの電圧をかけることを示す。 使用電流は各ピン12mAである。 7，8，9，10行は，このICのピン接続を示す。このICの場合，図一3の2入力NAND素子四ケが一
つのパッヶ一ジにまとめられている （図一1（b）参照）。 最初の素子は，1ピンと2ピンが入力，3ピンが出力 である。また，入力電流は1単位電流であり，許容出 力電流は10単位電流である。7行目はこの最初の素子 を記述している。また，この入，出力線の記述の順序 は，3行のモジュール文の記述順序と一致をとる必要 がある。したがって，入力A，Bが，おのおの，1ピ ン，2ピンに対応し，出力Cが3ピソに対応する。 （8），（9），ao）行は，それぞれ，第2，3，4番目の素 子を記述したものである。（7），（8），（9），㈹全体で一つ の“文”となるから，（8），（9），⑩の第6コラムには継 続指定が必要である。 al）， a2）行は，コメソトの形でその他の必要と思われ る情報を記述したものである。これらのコメソトは印 刷されるだけで処理はされない。 例3−2「BEGIN MODULE
’LEVEL O ’MODULE FF（J，K， CL， P， C／Q，−Q） ’NAME SN7476 ’SIZE 14DIP ’POWER（13， GND，12／5，十5V，12） ’PINCN（4．1， 16．1， 1．2， 2．2， 3．2／15．10， 14．10） （9．1， 12．1， 6．2， 7．2， 8．2／10．10， 11．10）’END MODULE
↑・JI肘肌
RESET2
RESET1
（a） ピン接続 図一4 SN7476 A B C 1 1 2→
3BD
4 E J K TRESET
（b）機能図 Q 8 7 6 5 図一5 1ピンが重複して利 1 2 3 4 GA 100 用されている場合 図一6異なる機能をまとめたIC 例3−2は，Master−Slave JK型FF（プリセット， クリア付）を記述したものである。各文の意味は，前 例と図一4を参照すれば明らかであろう。ただし，J， K，CL， P， Cはそれぞれ， J， K，クロック，プ リセット，クリア入力を示し，Q，−Qは出力線であ る。 3．2 特殊な記述法 （a）多用途ピソがある場合 双方向端子あるいは，一つのピンが機能的に重複し て利用されている場合にも，記述が可能でなくてはな らない。たとえぽ，図一5において，1ピンが入力Aと 出力Dの二つの用途に共用されている場合には，つぎ のように記述する。tBEGIN MODULE
’MODULE BD（A， B， C／D， E） ’PINCN （1．3，2．3，3．1／1．10，4．10） （b）一つのICが，異なる機能をもつ素子を含む とき 一つのICが，機能の異なる素子を複数個含んでい る場合がある。この場合，各機能ごとに分割して記述昭和48年12月 山梨大学工学部研究報告 第24号 する。たとえぽ，図一6のようなIC， GA100を記述す るときにはつぎのようにする。
「BEGIN MODULE
”MODULE AG（A， B／C， D）’NAME GA100
’END MODULE
’BEGIN MODULE
tMODULE BG（A， B／C， D）’NAME GA100
’END MODULE
3．3 実装情報登録プログラムの機能 実装情報登録プログラム（以後ローダと略記する） は，実装情報記述を読みとり，それを内部表現に変換 して，マガジソに記憶するのが主な機能である。その 他の機能としてプ ①文法誤りのチェヅク ②重複登録のチェック ③編集 ④一覧表の作成 等を行なう。 ①は，各文が指定どおりの順序で記述されているかMODULE文とPINCN文の対応（入出力の数）は正
しいか等の文法のチェックを行なう。 ②は，同じモジュール名（機能名）が重複して登録 されないようにチェックする。 ③は，不要な実装情報削除，登録した実装情報変更 等を行なう。 ④は，登録されたすべてのモジュール名を辞書的順 序にソートして，一覧表の形で出力するものである。 3．4 ローダの使用法 このプログラムを本学2号機を用いて実行するには つぎのようにする。まずプログラムの入っているマガ ジソをセットする。カード構成はつぎのようにする。 ￥JOB￥MPXEQ（MDLLOD）
’BEGIN MODULE
／END MODULE
BEGIN MODULE
「E］iD MODULE
’END SYSTEM
〈ダミーカード〉￥END
プログラムが実行に入ると，まず，すでにマガジンに 登録されている実装情報の読み込みを要求し，PAUSE する。登録したマガジンをセットして，PAUSEを解 除すると，新しいカード上の実装情報を読み込み，こ れらの実装情報を追加して一覧表の作成および，マガ ジソへの書出しを行ない，終了する。データの訂正お よび削除を行なうにはEDIT文を用いる。 たとえぽtBEGIN MODULE
’MODULE BB（ ）’END MODULE
’EDIT AA と入力カードを構成すると，モジュールAAに関す るデータが削除され，代りにモジュールBBが登録さ れる。 3．5 登録上の制約 1． 登録可能なICの個数は100である。 2， 実装情報の最大文字数は，内部表現で128 字である。 3． モジュール名，IC名は10文字以内である。 4． 特定のモジュール名に対し登録可能なIC名 は1種類である。 4． 実装設計自動化システム 4．1モジュール表現 モジュール表現は，機能素子単位（SSI， LSI等） で書かれた論理回路図に1対1に対応する表現形成で あり，実装設計自動化システムへの入力となる。 モジュール表現は，各機能素子を暗箱（ブラック・ ボックス）と考え，各暗箱を く機能名〉（＜入力1＞，…，＜入力n＞／＜出力 1＞，…，＜出力n＞）の形で記述したものである。 （図一7参照）。 結線は，同じ線に対して，同一の名 前を用いることにより識別される。図一1（a）のラッチ回 路は，つぎの例のようにモジ＝一ル表現で書き表わさ れる。 ＜例4−1＞ NAND2（−S，−Q／Q） 入力1 入力n 機能 出力1 ・出力n 図一7 機能素子NAND2（−R， Q／−Q）
