RJJ03C0097-0201 Rev.2.01 Page 1 of 11 2010.06.17
R1RP0416DI
シリーズ
Wide Temperature Version
4M High Speed SRAM (256-kword × 16-bit)
概要
R1RP0416DIシリーズは 256k ワード× 16 ビット構成の 4M ビット高速スタティック RAM です。CMOS（6 トランジスタ メモリセル）プロセス技術を採用し，高密度，高性能，低消費電力を実現しました。したがって R1RP0416DI シリーズは キャッシュ，バッファメモリシステムに最適です。パッケージは 400-mil 44 ピンプラスチック SOJ と 400-mil 44 ピンプラ スチック TSOPII を用意しています。
特長
• •• • 単一 5.0V 電源：5.0V ± 10% • •• • アクセス時間：10ns/12ns (max) • •• • 完全なスタティックメモリです。 クロック，タイミングストローブを必要としません。 • •• • アクセスとサイクル時間が同じです。 • •• • すべての入出力が TTL コンパチブルです。 • •• • 動作電流：170/160mA (max) • •• • TTLスタンバイ電流：40mA (max) • ••• CMOSスタンバイ電流：5mA (max) • •• • センターVCC，VSSタイプピン配置。 • •• • 温度範囲：−40～+85°C • •• •
製品ラインアップ
Type No. Access time Package
R1RP0416DGE-0PI 10 ns
R1RP0416DGE-2PI 12 ns
400-mil 44-pin plastic SOJ (44P0K)
R1RP0416DSB-0PI 10ns
R1RP0416DSB-2PI 12 ns
400-mil 44-pin plastic TSOPII (44P3W-H)
RJJ03C0097-0201 Rev.2.01 2010.06.17
ピン配置
ピン説明
Pin name Function
A0 to A17 Address input
I/O1 to I/O16 Data input/output
CS# Chip select
OE# Output enable
WE# Write enable
UB# Upper byte select
LB# Lower byte select
VCC Power supply
VSS Ground
RJJ03C0097-0201 Rev.2.01 Page 3 of 11 2010.06.17
動作表
CS# OE# WE# LB# UB# Mode VCC current I/O1−I/O8 I/O9−I/O16 Ref. cycle
H × × × × Standby ISB, ISB1 High-Z High-Z
L H H × × Output disable ICC High-Z High-Z
L L H L L Read ICC Output Output Read cycle
L L H L H Lower byte read ICC Output High-Z Read cycle L L H H L Upper byte read ICC High-Z Output Read cycle
L L H H H ICC High-Z High-Z
L × L L L Write ICC Input Input Write cycle
L × L L H Lower byte write ICC Input High-Z Write cycle L × L H L Upper byte write ICC High-Z Input Write cycle
L × L H H ICC High-Z High-Z
【注】 H: VIH, L: VIL, ×: VIH or VIL
絶対最大定格
Parameter Symbol Value Unit
Supply voltage relative to VSS VCC −0.5 to +7.0 V
Voltage on any pin relative to VSS VT −0.5*1 to VCC + 0.5*2 V
Power dissipation PT 1.0 W
Operating temperature Topr −40 to +85 °C
Storage temperature Tstg −55 to +125 °C
Storage temperature under bias Tbias −40 to +85 °C
【注】 1. パルス幅 (under shoot) 6ns 以下の場合，−2.0V。 2. パルス幅 (over shoot) 6ns 以下の場合，VCC + 2.0V。
推奨
DC
動作条件
(Ta = −40 to +85°C)
Parameter Symbol Min Typ Max Unit
Supply voltage VCC*3 4.5 5.0 5.5 V
VSS*4 0 0 0 V
Input voltage VIH 2.2 VCC + 0.5*2 V
VIL −0.5*1 0.8 V
【注】 1. パルス幅 (under shoot) 6ns 以下の場合，−2.0V。 2. パルス幅 (over shoot) 6ns 以下の場合，VCC + 2.0V。 3. すべての VCCピンは同一の電位としてください。 4. すべての VSSピンは同一の電位としてください。
RJJ03C0097-0201 Rev.2.01 Page 5 of 11 2010.06.17
DC
特性
(Ta = −40 to +85°C, VCC = 5.0 V ± 10%, VSS = 0 V)
Parameter Symbol Min Max Unit Test conditions
Input leakage current |ILI| 2 µA VIN = VSS to VCC Output leakage current |ILO| 2 µA VIN = VSS to VCC Operating power supply current ICC 160 mA Min cycle
CS# = VIL, IOUT = 0 mA Other inputs = VIH/VIL Standby power supply current ISB 40 mA Min cycle, CS# = VIH,
Other inputs = VIH/VIL
ISB1 5 mA f = 0 MHz
VCC ≥ CS# ≥ VCC − 0.2 V, (1) 0 V ≤ VIN ≤ 0.2 V or (2) VCC ≥ VIN ≥ VCC − 0.2 V
Output voltage VOL 0.4 V IOL = 8 mA
VOH 2.4 V IOH = −4 mA
容量
(Ta = +25°C, f = 1.0 MHz)
Parameter Symbol Min Max Unit Test conditions
Input capacitance*1 CIN 6 pF VIN = 0 V
Input/output capacitance*1 CI/O 8 pF VI/O = 0 V
AC
特性
(Ta = −40 to +85°C, VCC = 5.0 V ± 10%, unless otherwise noted.)
測定条件 • •• • 入力パルスレベル：3.0V/0.0V • •• • 入力上昇／下降時間：3ns • •• • 入出力タイミング参照レベル：1.5V • •• • 出力負荷：下図参照（スコープ，ジグ容量含む） リードサイクル R1RP0416DI 10nsﾊﾞｰｼﾞｮﾝ 12nsﾊﾞｰｼﾞｮﾝ
Parameter Symbol Min Max Min Max Unit Notes
Read cycle time tRC 10 12 ns
Address access time tAA 10 12 ns
Chip select access time tACS 10 12 ns
Output enable to output valid tOE 5 6 ns
Byte select to output valid tBA 5 6 ns
Output hold from address change tOH 3 3 ns
Chip select to output in low-Z tCLZ 3 3 ns 1
Output enable to output in low-Z tOLZ 0 0 ns 1
Byte select to output in low-Z tBLZ 0 0 ns 1
Chip deselect to output in high-Z tCHZ 5 6 ns 1
Output disable to output in high-Z tOHZ 5 6 ns 1
RJJ03C0097-0201 Rev.2.01 Page 7 of 11 2010.06.17
ライトサイクル
R1RP0416DI
10nsﾊﾞｰｼﾞｮﾝ 12nsﾊﾞｰｼﾞｮﾝ
Parameter Symbol Min Max Min Max Unit Notes
Write cycle time tWC 10 12 ns
Address valid to end of write tAW 7 8 ns
Chip select to end of write tCW 7 8 ns 8
Write pulse width tWP 7 8 ns 7
Byte select to end of write tBW 7 8 ns
Address setup time tAS 0 0 ns 5
Write recovery time tWR 0 0 ns 6
Data to write time overlap tDW 5 6 ns
Data hold from write time tDH 0 0 ns
Write disable to output in low-Z tOW 3 3 ns 1
Output disable to output in high-Z tOHZ 5 6 ns 1
Write enable to output in high-Z tWHZ 5 6 ns 1
【注】 1. トランジションは，出力負荷回路（B）によって定常状態の電圧から±200mV 変化するまでの時間で測定。こ のパラメータは全数測定されたものではなく，サンプル値です。
2. CS#または LB#または UB#の low 遷移が WE#の low 遷移と同時，あるいは WE#の遷移後に生じる場合，出力 は high-Z の状態が維持されます。
3. アドレス遷移時は，WE#または CS#を high にする必要があります。
4. CS#と OE#と LB#または UB#がこの期間中 low になると I/O 端子は出力状態になります。この間，出力に対 し逆位相の信号を印加しないでください。
5. tASは最も遅いアドレス遷移から，CS#と WE#と LB#または UB#の low 遷移のいずれか遅い遷移で規定します。 6. tWRは CS#と WE#と LB#または UB#の high 遷移のいずれか早い遷移から最初のアドレス遷移で規定します。 7. 書き込みは，CS#が low，WE#が low，LB#または UB#が low のオーバーラップ中（tWP）に行われます。書き
込み開始は，CS#の low 遷移，WE#の low 遷移，LB#または UB#の low 遷移のうち，最も遅い遷移点で始ま ります。書き込みの終了は，CS#の high 遷移，WE#の high 遷移，LB#または UB#の high 遷移のうち，最も 早い遷移点で終わります。
タイミンング波形
リードサイクル (1) (WE# = VIH)
RJJ03C0097-0201 Rev.2.01 Page 9 of 11 2010.06.17
RJJ03C0097-0201 Rev.2.01 Page 11 of 11 2010.06.17
改訂記録
R1RP0416DI
シリーズデータシート
改訂内容 Rev. 発行日 ページ ポイント 0.01 2003.09.30 - 初版発行 1.00 2004.03.12 - 暫定仕様の削除 2.00 2009.05.01 P1 P5 P6 P7 アクセスグレード-10ns 品の追加 製品ラインナップ：R1RW0416DSB-0PR/DGE-PR を追加DC 特性に10ns cycle 品のoperating power supply current を記載 リードサイクルに 10ns 品のタイミング規格を記載
ライトサイクルに 10ns 品のタイミング規格を記載
ع༡ᬺ߅วߖ⓹ญ
عᛛⴚ⊛ߥ߅วߖ߅ࠃ߮⾗ᢱߩߏ⺧᳞ߪਅ⸥߳ߤ߁ߙޕ ޓ✚ว߅วߖ⓹ญ㧦http://japan.renesas.com/inquiry
࡞ࡀࠨࠬ ࠛࠢ࠻ࡠ࠾ࠢࠬ⽼ᄁᩣᑼળ␠ޓޥ100-0004ޓජઍ↰ᄢᚻ↸2-6-2㧔ᣣᧄࡆ࡞㧕 (03)5201-5307
© 2010 Renesas Electronics Corporation. All rights reserved. Colophon 1.0 http://www.renesas.com ̪༡ᬺ߅วߖ⓹ญߩᚲ㔚⇟ภߪᄌᦝߦߥࠆߎߣ߇ࠅ߹ߔޕᦨᣂᖱႎߦߟ߈߹ߒߡߪޔᑷ␠ࡎࡓࡍࠫࠍߏⷩߊߛߐޕ ᧄ⾗ᢱߦ⸥タߐࠇߡࠆౝኈߪᧄ⾗ᢱ⊒ⴕᤨὐߩ߽ߩߢࠅޔ੍๔ߥߊᄌᦝߔࠆߎߣ߇ࠅ߹ߔޕᒰ␠ຠߩߏ⾼߅ࠃ߮ߏ↪ߦߚࠅ߹ߒߡߪޔ೨ߦᒰ␠༡ ᬺ⓹ญߢᦨᣂߩᖱႎࠍߏ⏕ߚߛ߈߹ߔߣߣ߽ߦޔᒰ␠ࡎࡓࡍࠫߥߤࠍㅢߓߡ㐿ߐࠇࠆᖱႎߦᏱߦߏᵈᗧߊߛߐޕ ᧄ⾗ᢱߦ⸥タߐࠇߚᒰ␠ຠ߅ࠃ߮ᛛⴚᖱႎߩ↪ߦ㑐ㅪߒ⊒↢ߒߚ╙ਃ⠪ߩ․⸵ᮭޔ⪺ᮭߘߩઁߩ⍮⊛⽷↥ᮭߩଚኂ╬ߦ㑐ߒޔᒰ␠ߪޔ৻ಾߘߩ⽿છࠍ⽶߹ ߖࠎޕᒰ␠ߪޔᧄ⾗ᢱߦၮߠ߈ᒰ␠߹ߚߪ╙ਃ⠪ߩ․⸵ᮭޔ⪺ᮭߘߩઁߩ⍮⊛⽷↥ᮭࠍࠄ⸵⻌ߔࠆ߽ߩߢߪࠅ߹ߖࠎޕ ᒰ␠ຠࠍᡷㅧޔᡷᄌޔⶄ╬ߒߥߢߊߛߐޕ ᧄ⾗ᢱߦ⸥タߐࠇߚ࿁〝ޔ࠰ࡈ࠻࠙ࠚࠕ߅ࠃ߮ߎࠇࠄߦ㑐ㅪߔࠆᖱႎߪޔඨዉຠߩേޔᔕ↪ࠍ⺑ߔࠆ߽ߩߢߔޕ߅ቴ᭽ߩᯏེߩ⸳⸘ߦ߅ߡޔ࿁〝ޔ ࠰ࡈ࠻࠙ࠚࠕ߅ࠃ߮ߎࠇࠄߦ㑐ㅪߔࠆᖱႎࠍ↪ߔࠆ႐วߦߪޔ߅ቴ᭽ߩ⽿છߦ߅ߡⴕߞߡߊߛߐޕߎࠇࠄߩ↪ߦ࿃ߒ߅ቴ᭽߹ߚߪ╙ਃ⠪ߦ↢ߓߚ៊ኂ ߦ㑐ߒޔᒰ␠ߪޔ৻ಾߘߩ⽿છࠍ⽶߹ߖࠎޕ ャߦ㓙ߒߡߪޔޟᄖ࿖ὑᦧ߮ᄖ࿖⾏ᤃᴺޠߘߩઁャ㑐ㅪᴺࠍㆩߒޔ߆߆ࠆᴺߩቯࠆߣߎࠈߦࠃࠅᔅⷐߥᚻ⛯ࠍⴕߞߡߊߛߐޕᧄ⾗ᢱߦ⸥タߐࠇߡ ࠆᒰ␠ຠ߅ࠃ߮ᛛⴚࠍᄢ㊂⎕უེߩ㐿⊒╬ߩ⋡⊛ޔァ↪ߩ⋡⊛ߘߩઁァ↪ㅜߩ⋡⊛ߢ↪ߒߥߢߊߛߐޕ߹ߚޔᒰ␠ຠ߅ࠃ߮ᛛⴚࠍ࿖ౝᄖߩ ᴺ߅ࠃ߮ⷙೣߦࠃࠅㅧ↪⽼ᄁࠍᱛߐࠇߡࠆᯏེߦ↪ߔࠆߎߣ߇ߢ߈߹ߖࠎޕ ᧄ⾗ᢱߦ⸥タߐࠇߡࠆᖱႎߪޔᱜ⏕ࠍᦼߔߚᘕ㊀ߦᚑߒߚ߽ߩߢߔ߇ޔ⺋ࠅ߇ߥߎߣࠍ⸽ߔࠆ߽ߩߢߪࠅ߹ߖࠎޕਁ৻ޔᧄ⾗ᢱߦ⸥タߐࠇߡࠆᖱႎ ߩ⺋ࠅߦ࿃ߔࠆ៊ኂ߇߅ቴ᭽ߦ↢ߓߚ႐วߦ߅ߡ߽ޔᒰ␠ߪޔ৻ಾߘߩ⽿છࠍ⽶߹ߖࠎޕ ᒰ␠ߪޔᒰ␠ຠߩຠ⾰᳓ḰࠍޟᮡḰ᳓Ḱޠޔޟ㜞ຠ⾰᳓Ḱޠ߅ࠃ߮ޟ․ቯ᳓Ḱޠߦಽ㘃ߒߡ߅ࠅ߹ߔޕ߹ߚޔฦຠ⾰᳓Ḱߪޔએਅߦ␜ߔ↪ㅜߦຠ߇ࠊࠇࠆߎ ߣࠍᗧ࿑ߒߡ߅ࠅ߹ߔߩߢޔᒰ␠ຠߩຠ⾰᳓Ḱࠍߏ⏕ߊߛߐޕ߅ቴ᭽ߪޔᒰ␠ߩᢥᦠߦࠃࠆ೨ߩᛚ⻌ࠍᓧࠆߎߣߥߊޔޟ․ቯ᳓Ḱޠߦಽ㘃ߐࠇߚ↪ㅜߦ ᒰ␠ຠࠍ↪ߔࠆߎߣ߇ߢ߈߹ߖࠎޕ߹ߚޔ߅ቴ᭽ߪޔᒰ␠ߩᢥᦠߦࠃࠆ೨ߩᛚ⻌ࠍᓧࠆߎߣߥߊޔᗧ࿑ߐࠇߡߥ↪ㅜߦᒰ␠ຠࠍ↪ߔࠆߎߣ߇ߢ߈ ߹ߖࠎޕᒰ␠ߩᢥᦠߦࠃࠆ೨ߩᛚ⻌ࠍᓧࠆߎߣߥߊޔޟ․ቯ᳓Ḱޠߦಽ㘃ߐࠇߚ↪ㅜ߹ߚߪᗧ࿑ߐࠇߡߥ↪ㅜߦᒰ␠ຠࠍ↪ߒߚߎߣߦࠃࠅ߅ቴ᭽߹ߚ ߪ╙ਃ⠪ߦ↢ߓߚ៊ኂ╬ߦ㑐ߒޔᒰ␠ߪޔ৻ಾߘߩ⽿છࠍ⽶߹ߖࠎޕߥ߅ޔᒰ␠ຠߩ࠺࠲ࠪ࠻ޔ࠺࠲ࡉ࠶ࠢ╬ߩ⾗ᢱߢ․ߦຠ⾰᳓Ḱߩ␜߇ߥ ႐วߪޔᮡḰ᳓Ḱຠߢࠆߎߣࠍߒ߹ߔޕ ᮡḰ᳓Ḱ㧦 ࠦࡦࡇࡘ࠲ޔ1#ᯏེޔㅢାᯏེޔ⸘᷹ᯏེޔ#8ᯏེޔኅ㔚ޔᎿᯏ᪾ޔࡄ࠰࠽࡞ᯏེޔ↥ᬺ↪ࡠࡏ࠶࠻ 㜞ຠ⾰᳓Ḱ㧦 ャㅍᯏེ㧔⥄േゞޔ㔚ゞޔ⦁⥾╬㧕ޔㅢ↪ାภᯏེޔ㒐ἴ㒐‽ⵝ⟎ޔฦ⒳ోⵝ⟎ޔ↢⛽ᜬࠍ⋡⊛ߣߒߡ⸳⸘ߐࠇߡߥක≮ᯏེ 㧔ෘ↢ഭ⋭ቯ⟵ߩ▤ℂක≮ᯏེߦ⋧ᒰ㧕 ․ቯ᳓Ḱ㧦 ⥶ⓨᯏེޔ⥶ⓨቝቮᯏེޔᶏᐩਛ⛮ᯏེޔේሶജᓮࠪࠬ࠹ࡓޔ↢⛽ᜬߩߚߩක≮ᯏེ㧔↢⛽ᜬⵝ⟎ޔੱߦၒㄟߺ↪ߔࠆ߽ߩޔᴦ≮ ⴕὑ㧔ᖚㇱಾࠅߒ╬㧕ࠍⴕ߁߽ߩޔߘߩઁ⋥ធੱߦᓇ㗀ࠍਈ߃ࠆ߽ߩ㧕㧔ෘ↢ഭ⋭ቯ⟵ߩ㜞ᐲ▤ℂක≮ᯏེߦ⋧ᒰ㧕߹ߚߪࠪࠬ࠹ࡓ╬ ᧄ⾗ᢱߦ⸥タߐࠇߚᒰ␠ຠߩߏ↪ߦߟ߈ޔ․ߦޔᦨᄢቯᩰޔേ㔚Ḯ㔚▸࿐ޔᾲ․ᕈޔታⵝ᧦ઙߘߩઁ⻉᧦ઙߦߟ߈߹ߒߡߪޔᒰ␠⸽▸࿐ౝߢߏ↪ߊ ߛߐޕᒰ␠⸽▸࿐ࠍ߃ߡᒰ␠ຠࠍߏ↪ߐࠇߚ႐วߩ㓚߅ࠃ߮ߦߟ߈߹ߒߡߪޔᒰ␠ߪޔ৻ಾߘߩ⽿છࠍ⽶߹ߖࠎޕ ᒰ␠ߪޔᒰ␠ຠߩຠ⾰߅ࠃ߮ା㗬ᕈߩะߦദߡ߅ࠅ߹ߔ߇ޔඨዉຠߪࠆ⏕₸ߢ㓚߇⊒↢ߒߚࠅޔ↪᧦ઙߦࠃߞߡߪ⺋േߒߚࠅߔࠆ႐ว߇ࠅ߹ ߔޕ߹ߚޔᒰ␠ຠߪ⠴✢⸳⸘ߦߟߡߪⴕߞߡ߅ࠅ߹ߖࠎޕᒰ␠ຠߩ㓚߹ߚߪ⺋േ߇↢ߓߚ႐ว߽ޔੱりޔἫἴޔ␠ળ⊛៊ኂߥߤࠍ↢ߓߐ ߖߥࠃ߁߅ቴ᭽ߩ⽿છߦ߅ߡ౬㐳⸳⸘ޔᑧኻ╷⸳⸘ޔ⺋േ㒐ᱛ⸳⸘╬ߩో⸳⸘߅ࠃ߮ࠛࠫࡦࠣಣℂ╬ޔᯏེ߹ߚߪࠪࠬ࠹ࡓߣߒߡߩ⩄⸽ࠍ߅㗿 ߚߒ߹ߔޕ․ߦޔࡑࠗࠦࡦ࠰ࡈ࠻࠙ࠚࠕߪޔන⁛ߢߩᬌ⸽ߪ࿎㔍ߥߚޔ߅ቴ᭽߇ㅧߐࠇߚᦨ⚳ߩᯏེࠪࠬ࠹ࡓߣߒߡߩోᬌ⸽ࠍ߅㗿ߚߒ߹ߔޕ ᒰ␠ຠߩⅣႺㆡวᕈ╬ޔ⚦ߦߟ߈߹ߒߡߪຠߦᔅߕᒰ␠༡ᬺ⓹ญ߹ߢ߅วߖߊߛߐޕߏ↪ߦ㓙ߒߡߪޔ․ቯߩ‛⾰ߩ㨯↪ࠍⷙߔࠆ4Q*5ᜰ ╬ޔㆡ↪ߐࠇࠆⅣႺ㑐ㅪᴺࠍචಽ⺞ᩏߩ߁߃ޔ߆߆ࠆᴺߦㆡวߔࠆࠃ߁ߏ↪ߊߛߐޕ߅ቴ᭽߇߆߆ࠆᴺࠍㆩߒߥߎߣߦࠃࠅ↢ߓߚ៊ኂߦ㑐ߒ ߡޔᒰ␠ߪޔ৻ಾߘߩ⽿છࠍ⽶߹ߖࠎޕ ᧄ⾗ᢱߩోㇱ߹ߚߪ৻ㇱࠍᒰ␠ߩᢥᦠߦࠃࠆ೨ߩᛚ⻌ࠍᓧࠆߎߣߥߊォタ߹ߚߪⶄߔࠆߎߣࠍ࿕ߊ߅ᢿࠅߚߒ߹ߔޕ ᧄ⾗ᢱߦ㑐ߔࠆ⚦ߦߟߡߩ߅วࠊߖߘߩઁ߅᳇ઃ߈ߩὐ╬߇ߏߑ߹ߒߚࠄᒰ␠༡ᬺ⓹ญ߹ߢߏᾖળߊߛߐޕ ᵈᧄ⾗ᢱߦ߅ߡ↪ߐࠇߡࠆޟᒰ␠ޠߣߪޔ࡞ࡀࠨࠬ ࠛࠢ࠻ࡠ࠾ࠢࠬᩣᑼળ␠߅ࠃ߮࡞ࡀࠨࠬ ࠛࠢ࠻ࡠ࠾ࠢࠬᩣᑼળ␠߇ߘߩ✚ᩣਥߩ⼏ᮭߩㆊඨᢙࠍ ⋥ធ߹ߚߪ㑆ធߦߔࠆળ␠ࠍ߹ߔޕ ᵈᧄ⾗ᢱߦ߅ߡ↪ߐࠇߡࠆޟᒰ␠ຠޠߣߪޔᵈߦ߅ߡቯ⟵ߐࠇߚᒰ␠ߩ㐿⊒ޔㅧຠࠍ߹ߔޕ
